Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevos Volver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales: binario 2^k, octal 8^k, hexadecimal 16^k
A decimal: Σ d_k·b^k
Desde decimal: divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario: un dígito hexadecimal = 4 bits
Complemento a dos: invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh: 00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas: pierde k variables
Multiplexor de 4 a 1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Biestables: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores: n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; f_sal = f_clk/N
Contador asíncrono: f_max = 1/(n·t_pd)
Contadores en anillo y Johnson: n y 2n estados

Método

En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist: f_s > 2·f_max, f_N = f_s/2
Frecuencia de aliasing: f_a = |f − k·f_s|, k = round(f/f_s)
Tamaño del paso: 1 LSB = V_FSR/2ᴺ
Error de cuantización (redondeo): ±½ LSB
Código del ADC con truncamiento: D = ⌊V_in/LSB⌋
Bits para una resolución r: 2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala: SQNR = 6,02·N + 1,76 dB
Tasa de datos: canales × f_s × N bit/s
ADC multiplexado: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios: baud = f_clk/(16·D)

Método

Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
En las preguntas de muestreo, compara cada frecuencia con f_s/2; una frecuencia mayor aparece en f_a = |f − k·f_s|, con el múltiplo de f_s más cercano.
En las preguntas de resolución, halla 1 LSB = V_FSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia

Pon los bits para que almacenen −93 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?

N = −938 bit

U =

2.Sistemas de numeraciónDifícil

Pon los bits al resultado de 8 bits de 0001 0111 AND 0111 1111. ¿Cuál es el valor R del resultado en decimal?

0001 0111AND0111 1111

R =

3.Lógica digital: puertas, mapas K y biestablesMedia

Usa el mapa de Karnaugh para hallar la forma mínima de suma de productos (SOP) de F(A, B, C, D) = Σm(1, 5, 7, 9, 12, 14). ¿Cuántos términos producto, N, tiene?

F(A, B, C, D) = Σm(1, 5, 7, 9, 12, 14)

N =

4.Lógica digital: puertas, mapas K y biestablesDifícil

Halla la forma SOP mínima de F(A, B, C, D) = Σm(1, 2, 4, 6) + d(0, 3, 14), donde d marca las condiciones indiferentes. ¿Cuántos literales, L, contiene?

F(A, B, C, D) = Σm(1, 2, 4, 6) + d(0, 3, 14)

L =

5.Adquisición de datos y muestreoMedia

Un ADC de 12 bits con un rango de entrada de 0 a 10 V trunca: su código de salida es ⌊V_in/LSB⌋ con 1 LSB = V_FSR/2ᴺ. Halla el código de salida decimal D para una entrada de 0,651 V.

N = 12V_FSR = 10 VV_in = 0,651 V

D =

6.Adquisición de datos y muestreoDifícil

Un microcontrolador con un reloj de 32 MHz fija su tasa de baudios de la UART como f_clk/(16·D), con D un número entero redondeado al valor más cercano. El objetivo es 19200 baudios. Halla el error porcentual de la tasa de baudios real (positivo cuando es demasiado rápida).

f_clk = 32 MHzobjetivo = 19200 Bd

e = %

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 163

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Invertir y sumar uno

93 = 0101 1101

invertido: 1010 0010

+1 → 1010 0011

Leerlo sin signo

1010 0011₂ = 256 − 93 = 163

Respuesta

U = 163

2.Sistemas de numeración

Respuesta: R = 23

Bit a bit

AND da 1 solo donde ambos bits son 1.

0001 0111

AND 0111 1111

= 0001 0111

Valor del resultado

0001 0111₂ = 23

Respuesta

R = 23

3.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 3

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

Agrupa los 1

Todo grupo es un rectángulo de 2ᵏ celdas; las celdas del borde son vecinas de las celdas del borde opuesto.

B′C′D

A′BD

ABD′

Forma SOP mínima

F = B′C′D + A′BD + ABD′

N = 3

Respuesta

N = 3

4.Lógica digital: puertas, mapas K y biestables

Respuesta: L = 4

Implicantes primos

Los grupos más grandes que se pueden formar con 1 y X.

BCD′, A′D′, A′B′

Cobertura mínima

F = A′D′ + A′B′

L = 4

Respuesta

L = 4

5.Adquisición de datos y muestreo

Respuesta: D = 266

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala V_FSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = V_FSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊V_in/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Tamaño del paso

1 LSB = 10/2¹² = 2,441 mV

Código

V_in/LSB = 651/2,441 = 266,6

código = ⌊266,6⌋ = 266

Respuesta

D = 266

En binario es 000100001010.

6.Adquisición de datos y muestreo

Respuesta: e = 0,1603 %

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura T_b = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = f_clk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.

Divisor

D = 32·10⁶/(16·19200) = 104,2 → 104

Tasa de baudios real

32·10⁶/(16·104) = 19231 Bd

Error

(19231 − 19200)/19200·100 = 0,1603 %

Respuesta

e = 0,1603 %

Un error inferior a aproximadamente el 2 % suele ser aceptable.

ExamProblems · examproblems.com/courses/digital-electronics