Elektronika Digital: paket kilat

Lembar rumus, langkah-langkah metode utama untuk setiap topik, dan 6 soal latihan, dengan pembahasan lengkap di bagian belakang.

Soal baru Kembali ke mata kuliah

Di jendela cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan di perangkat Anda.

1Rumus dan metode

Sistem bilangan

Nilai tempat: biner 2^k, oktal 8^k, heksadesimal 16^k
Ke desimal: Σ d_k·b^k
Dari desimal: bagi dengan basis, baca sisanya dari bawah ke atas
Heksadesimal ↔ biner: satu digit heksadesimal = 4 bit
Komplemen dua: balik bitnya lalu tambahkan 1

Logika digital: gerbang, peta-K & flip-flop

Gerbang dasar: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Aturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Urutan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kelompok 2ᵏ sel: kehilangan k variabel
Multiplekser 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pencacah: n bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pencacah ripple: f_max = 1/(n·t_pd)
Pencacah cincin dan Johnson: n dan 2n keadaan

Metode

Untuk rangkaian, bekerjalah dari masukan ke keluaran satu gerbang demi satu gerbang dan tulis nilai pada setiap kawat, atau tulis ekspresinya dan isi tabel kebenaran.
Untuk penyederhanaan, taruh angka 1 (dan don’t-care sebagai X) ke dalam peta Karnaugh dengan baris dan kolom kode Gray: 00, 01, 11, 10.
Cakup angka 1 dengan kelompok sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8, atau 16 sel, melingkar melewati tepi; setiap kelompok adalah satu suku hasil kali yang tersusun dari variabel yang tetap konstan. Kelompokkan angka 0 untuk bentuk POS.
Untuk flip-flop dan pencacah, baca masukan pada setiap tepi clock aktif, tulis keadaan setelah setiap tepi, dan ingat bahwa pencacah n bit berputar kembali setelah 2ⁿ keadaan.

Akuisisi data & sampling

Kriteria Nyquist: f_s > 2·f_max, f_N = f_s/2
Frekuensi alias: f_a = |f − k·f_s|, k = round(f/f_s)
Ukuran langkah: 1 LSB = V_FSR/2ᴺ
Kesalahan kuantisasi (pembulatan): ±½ LSB
Kode ADC dengan pemotongan: D = ⌊V_in/LSB⌋
Jumlah bit untuk resolusi r: 2ᴺ ≥ span/r
SQNR ideal, sinus skala penuh: SQNR = 6,02·N + 1,76 dB
Laju data: kanal × f_s × N bit/s
ADC termultipleks: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Pembagi baud rate: baud = f_clk/(16·D)

Metode

Tuliskan apa yang diketahui: laju sampling, frekuensi sinyal, jumlah bit, rentang masukan, baud rate.
Pada soal sampling, bandingkan setiap frekuensi dengan f_s/2; frekuensi yang lebih tinggi muncul pada f_a = |f − k·f_s| dengan kelipatan f_s terdekat.
Pada soal resolusi, cari 1 LSB = V_FSR/2ᴺ, atau N terkecil dengan 2ᴺ ≥ rentang/resolusi.
Pada soal laju data dan tautan UART, hitung semua yang dikirim: kanal, sampel per detik, bit atau byte utuh per sampel, serta bit start, paritas, dan stop pada setiap frame.

2Soal latihan

1.Sistem bilanganSedang

Atur bit sehingga menyimpan −56 dalam komplemen dua 8-bit. Dibaca sebagai bilangan tak bertanda, berapa nilai pola U?

N = −568 bit

U =

2.Sistem bilanganSulit

Atur bit menjadi hasil 8-bit dari 0111 1010 AND 1000 1110. Berapa nilai hasil R dalam desimal?

0111 1010AND1000 1110

R =

3.Logika digital: gerbang, peta-K & flip-flopSedang

Sebuah multiplekser 4-ke-1 memiliki masukan pemilih S₁ = A dan S₀ = B, dan masukan datanya dihubungkan ke I₀ = 0, I₁ = C′, I₂ = 1, I₃ = C′. Pada berapa dari 8 kombinasi A, B, dan C keluaran F = 1? Carilah N.

I₀ = 0I₁ = C′I₂ = 1I₃ = C′

N =

4.Logika digital: gerbang, peta-K & flip-flopSulit

Flip-flop JK yang dipicu tepi positif dimulai dengan Q = 0 dan menerima masukan yang ditunjukkan. Klik tepi clock pertama saat Q kembali dari 1 ke 0.

Q₀ = 0JK

1tepi clock 1
2tepi clock 2
3tepi clock 3
4tepi clock 4
5tepi clock 5
6tepi clock 6
7tepi clock 7

5.Akuisisi data & samplingSedang

Sebuah perekam melakukan sampling pada 8 kanal masing-masing pada 1 kHz dengan ADC 24-bit. Setiap sampel disimpan dalam byte utuh. Cari memori M yang diperlukan untuk rekaman 15 menit, dalam MB (1 MB = 10⁶ byte).

n = 8f_s = 1 kHzN = 24t = 15 min

M = MB

6.Akuisisi data & samplingSulit

Sebuah mikrokontroler dengan clock 10 MHz menetapkan baud rate UART-nya sebagai f_clk/(16·D), dengan D bilangan bulat yang dibulatkan ke nilai terdekat. Targetnya adalah 4800 baud. Cari galat persentase baud rate sebenarnya (positif bila terlalu cepat).

f_clk = 10 MHztarget = 4800 Bd

e = %

3Larutan

1.Sistem bilangan

Jawaban: U = 200

Mengatur bit: setiap bit bernilai pangkat dua (128, 64, …, 1). Satu digit heksa tepat empat bit, dan pada komplemen dua 8-bit bit paling kiri bernilai −128. Operasi bitwise bekerja pada setiap posisi bit secara terpisah.

Balik dan tambah satu

56 = 0011 1000

dibalik: 1100 0111

+1 → 1100 1000

Baca sebagai tak bertanda

1100 1000₂ = 256 − 56 = 200

Jawaban

U = 200

2.Sistem bilangan

Jawaban: R = 10

Bit demi bit

AND menghasilkan 1 hanya jika kedua bit adalah 1.

0111 1010

AND 1000 1110

= 0000 1010

Nilai hasil

0000 1010₂ = 10

Jawaban

R = 10

3.Logika digital: gerbang, peta-K & flip-flop

Jawaban: N = 4

Multiplekser: multiplekser 2ⁿ-ke-1 meneruskan salah satu masukan datanya ke keluaran; saluran pemilih, yang dibaca sebagai bilangan biner, menentukan yang mana. Untuk MUX 4-ke-1 dengan pemilih S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Menghubungkan masukan data ke 0, 1, C, atau C′ membuat MUX menghasilkan fungsi apa pun dari A, B, dan C, yang merupakan cara umum membangun logika dengan satu chip.

Ekspresi keluaran

F = A′BC′ + AB′ + ABC′

Baris dengan F = 1

ABC = 010, 100, 101, 110

N = 4

Jawaban

N = 4

4.Logika digital: gerbang, peta-K & flip-flop

Jawaban: tepi clock 3

Flip-flop dan pencacah: flip-flop hanya berubah pada tepi clock aktif. D menyalin masukannya (Q⁺ = D); T berbalik jika T = 1; JK bertahan untuk 00, reset untuk 01, set untuk 10, dan berbalik untuk 11. Pencacah biner n bit memiliki 2ⁿ keadaan dan menghitung modulo 2ⁿ; pencacah mod-N berurutan 0, 1, …, N − 1 lalu kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap tahap pencacah ripple membagi dua frekuensi, sehingga keluaran terakhir pencacah mod-N berjalan pada f_clk/N. Pencacah Johnson dari n flip-flop memiliki 2n keadaan, pencacah cincin n.

Q setelah setiap tepi

Flip-flop JK: 00 bertahan, 01 reset (Q = 0), 10 set (Q = 1), 11 berbalik.

1: J = 1, K = 1 → Q = 1

2: J = 1, K = 0 → Q = 1

3: J = 1, K = 1 → Q = 0

4: J = 1, K = 0 → Q = 1

5: J = 1, K = 0 → Q = 1

6: J = 1, K = 0 → Q = 1

7: J = 1, K = 1 → Q = 0

Perubahan pertama dari 1 ke 0

tepi clock 3

Jawaban

tepi clock 3

5.Akuisisi data & sampling

Jawaban: M = 21,6 MB

Laju data: setiap kanal menghasilkan f_s sampel per detik dengan N bit, sehingga laju mentahnya adalah kanal × f_s × N bit/s. Di memori, satu sampel memakai byte utuh (sampel 12-bit disimpan dalam 2 byte), sehingga memori untuk suatu rekaman adalah kanal × f_s × byte per sampel × waktu. ADC termultipleks mengonversi kanal satu demi satu: setiap konversi (termasuk waktu penetapan) memerlukan t, sehingga satu putaran n kanal memerlukan n·t dan setiap kanal disampel pada 1/(n·t).

Byte per sampel

⌈24/8⌉ = 3 B

Laju byte

8·1000·3 = 24000 B/s

Memori

M = 24000·900 = 2,16 × 10⁷ B = 21,6 MB

Jawaban

M = 21,6 MB

6.Akuisisi data & sampling

Jawaban: e = 0,1603 %

UART: tautan serial asinkron mengirim setiap byte sebagai frame: satu bit start (rendah), bit data, satu bit paritas opsional, dan satu atau dua bit stop (tinggi). Baud rate adalah jumlah bit per detik, jadi satu bit berlangsung T_b = 1/baud dan frame n bit berlangsung n/baud. Format 8N1 yang umum memiliki 10 bit per byte. Pembangkit baud membagi clock: baud = f_clk/(16·D) dengan bilangan bulat D, sehingga baud rate sebenarnya sedikit berbeda dari targetnya; galat di bawah sekitar 2 % biasanya dapat diterima.

Pembagi

D = 10·10⁶/(16·4800) = 130,2 → 130

Baud rate sebenarnya

10·10⁶/(16·130) = 4808 Bd

Galat

(4808 − 4800)/4800·100 = 0,1603 %

Jawaban

e = 0,1603 %

Galat di bawah sekitar 2 % biasanya dapat diterima.

ExamProblems · examproblems.com/courses/digital-electronics