Elektronika Digital: paket kilat

Lembar rumus, langkah-langkah metode utama untuk setiap topik, dan 6 soal latihan, dengan pembahasan lengkap di bagian belakang.

Soal baru Kembali ke mata kuliah

Di jendela cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan di perangkat Anda.

1Rumus dan metode

Sistem bilangan

Nilai tempat: biner 2^k, oktal 8^k, heksadesimal 16^k
Ke desimal: Σ d_k·b^k
Dari desimal: bagi dengan basis, baca sisanya dari bawah ke atas
Heksadesimal ↔ biner: satu digit heksadesimal = 4 bit
Komplemen dua: balik bitnya lalu tambahkan 1

Logika digital: gerbang, peta-K & flip-flop

Gerbang dasar: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Aturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Urutan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kelompok 2ᵏ sel: kehilangan k variabel
Multiplekser 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pencacah: n bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pencacah ripple: f_max = 1/(n·t_pd)
Pencacah cincin dan Johnson: n dan 2n keadaan

Metode

Untuk rangkaian, bekerjalah dari masukan ke keluaran satu gerbang demi satu gerbang dan tulis nilai pada setiap kawat, atau tulis ekspresinya dan isi tabel kebenaran.
Untuk penyederhanaan, taruh angka 1 (dan don’t-care sebagai X) ke dalam peta Karnaugh dengan baris dan kolom kode Gray: 00, 01, 11, 10.
Cakup angka 1 dengan kelompok sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8, atau 16 sel, melingkar melewati tepi; setiap kelompok adalah satu suku hasil kali yang tersusun dari variabel yang tetap konstan. Kelompokkan angka 0 untuk bentuk POS.
Untuk flip-flop dan pencacah, baca masukan pada setiap tepi clock aktif, tulis keadaan setelah setiap tepi, dan ingat bahwa pencacah n bit berputar kembali setelah 2ⁿ keadaan.

Akuisisi data & sampling

Kriteria Nyquist: f_s > 2·f_max, f_N = f_s/2
Frekuensi alias: f_a = |f − k·f_s|, k = round(f/f_s)
Ukuran langkah: 1 LSB = V_FSR/2ᴺ
Kesalahan kuantisasi (pembulatan): ±½ LSB
Kode ADC dengan pemotongan: D = ⌊V_in/LSB⌋
Jumlah bit untuk resolusi r: 2ᴺ ≥ span/r
SQNR ideal, sinus skala penuh: SQNR = 6,02·N + 1,76 dB
Laju data: kanal × f_s × N bit/s
ADC termultipleks: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Pembagi baud rate: baud = f_clk/(16·D)

Metode

Tuliskan apa yang diketahui: laju sampling, frekuensi sinyal, jumlah bit, rentang masukan, baud rate.
Pada soal sampling, bandingkan setiap frekuensi dengan f_s/2; frekuensi yang lebih tinggi muncul pada f_a = |f − k·f_s| dengan kelipatan f_s terdekat.
Pada soal resolusi, cari 1 LSB = V_FSR/2ᴺ, atau N terkecil dengan 2ᴺ ≥ rentang/resolusi.
Pada soal laju data dan tautan UART, hitung semua yang dikirim: kanal, sampel per detik, bit atau byte utuh per sampel, serta bit start, paritas, dan stop pada setiap frame.

2Soal latihan

1.Sistem bilanganSedang

Tulis −48 sebagai pola komplemen dua 8-bit. Baca pola itu sebagai bilangan biner tak bertanda: berapa nilainya U dalam desimal?

N = −488 bit

U =

2.Sistem bilanganSulit

Berapa bilangan bulat tak bertanda terbesar N yang muat dalam 10 bit?

10 bit

N =

3.Logika digital: gerbang, peta-K & flip-flopSedang

Sebuah multiplekser 4-ke-1 memiliki masukan pemilih S₁ = A dan S₀ = B, dan masukan datanya dihubungkan ke I₀ = C′, I₁ = C′, I₂ = 0, I₃ = 1. Pada berapa dari 8 kombinasi A, B, dan C keluaran F = 1? Carilah N.

I₀ = C′I₁ = C′I₂ = 0I₃ = 1

N =

4.Logika digital: gerbang, peta-K & flip-flopSulit

Sebuah pencacah mod-12 sinkron menghitung 0, 1, …, 11 lalu kembali ke 0. Pencacah dimulai dari 3. Berapa hitungan Q (dalam desimal) yang ditunjukkannya setelah 13 pulsa clock?

Q₀ = 313N = 12

Q =

5.Akuisisi data & samplingSedang

Sebuah ADC 10-bit dengan rentang masukan 0 sampai 10 V melakukan pemotongan: kode keluarannya adalah ⌊V_in/LSB⌋ dengan 1 LSB = V_FSR/2ᴺ. Cari kode keluaran desimal D untuk masukan 1,457 V.

N = 10V_FSR = 10 VV_in = 1,457 V

D =

6.Akuisisi data & samplingSulit

Gelombang persegi 960 Hz disampel pada 8 kHz tanpa filter anti-aliasing. Gelombang persegi mengandung harmonik ganjil 3f₁, 5f₁, 7f₁, … Pada frekuensi berapa f_a harmonik 5f₁ muncul dalam data tersampel? Berikan dalam Hz.

f₁ = 960 Hzf_s = 8 kHzharmonik: 5f₁

f_a = Hz

3Larutan

1.Sistem bilangan

Jawaban: U = 208

Sistem bilangan posisional: setiap digit bernilai digit itu dikali pangkat dari basis. Dalam biner, posisinya bernilai 1, 2, 4, 8, 16, …; dalam heksadesimal 1, 16, 256, …, dengan A–F mewakili 10–15. Dalam komplemen dua 8-bit, bit paling kiri bernilai −128, bukan +128; begitulah bilangan negatif disimpan.

Balik dan tambah satu

48 = 0011 0000

dibalik: 1100 1111

+1 → 1101 0000

Baca sebagai tak bertanda

1101 0000₂ = 256 − 48 = 208

Jawaban

U = 208

2.Sistem bilangan

Jawaban: N = 1023

Nilai terbesar

2¹⁰ − 1 = 1023

Jawaban

N = 1023

3.Logika digital: gerbang, peta-K & flip-flop

Jawaban: N = 4

Multiplekser: multiplekser 2ⁿ-ke-1 meneruskan salah satu masukan datanya ke keluaran; saluran pemilih, yang dibaca sebagai bilangan biner, menentukan yang mana. Untuk MUX 4-ke-1 dengan pemilih S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Menghubungkan masukan data ke 0, 1, C, atau C′ membuat MUX menghasilkan fungsi apa pun dari A, B, dan C, yang merupakan cara umum membangun logika dengan satu chip.

Ekspresi keluaran

F = A′B′C′ + A′BC′ + AB

Baris dengan F = 1

ABC = 000, 010, 110, 111

N = 4

Jawaban

N = 4

4.Logika digital: gerbang, peta-K & flip-flop

Jawaban: Q = 4

Flip-flop dan pencacah: flip-flop hanya berubah pada tepi clock aktif. D menyalin masukannya (Q⁺ = D); T berbalik jika T = 1; JK bertahan untuk 00, reset untuk 01, set untuk 10, dan berbalik untuk 11. Pencacah biner n bit memiliki 2ⁿ keadaan dan menghitung modulo 2ⁿ; pencacah mod-N berurutan 0, 1, …, N − 1 lalu kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap tahap pencacah ripple membagi dua frekuensi, sehingga keluaran terakhir pencacah mod-N berjalan pada f_clk/N. Pencacah Johnson dari n flip-flop memiliki 2n keadaan, pencacah cincin n.

Siklus penuh

Setiap 12 pulsa mengembalikan pencacah ke keadaan yang sama.

13 = 1·12 + 1

Hitungan setelah pulsa yang tersisa

Q = (3 + 1) mod 12 = 4

Q = 0100₂

Jawaban

Q = 4

5.Akuisisi data & sampling

Jawaban: D = 149

Resolusi ADC: konverter N-bit membagi rentang skala penuhnya V_FSR menjadi 2ᴺ kode, dari 0 sampai 2ᴺ − 1. Satu langkah adalah 1 LSB = V_FSR/2ᴺ: perubahan terkecil yang dapat ditunjukkan konverter. ADC pemotong memberi kode ⌊V_in/LSB⌋; ADC pembulat tidak pernah menyimpang lebih dari ½ LSB dari nilai sebenarnya, yaitu kesalahan kuantisasinya. Setiap bit tambahan membagi dua LSB dan menambah sekitar 6 dB pada rasio sinyal-terhadap-derau-kuantisasi ideal SQNR = 6,02·N + 1,76 dB untuk sinus skala penuh. Untuk mencapai resolusi r pada suatu rentang, pilih N terkecil dengan 2ᴺ ≥ rentang/r.

Ukuran langkah

1 LSB = 10/2¹⁰ = 9,766 mV

Kode

V_in/LSB = 1457/9,766 = 149,2

kode = ⌊149,2⌋ = 149

Jawaban

D = 149

Dalam biner itu adalah 0010010101.

6.Akuisisi data & sampling

Jawaban: f_a = 3200 Hz

Sampling: ADC mengukur sinyal sebanyak f_s kali per detik. Menurut teorema Nyquist–Shannon, frekuensi f tertangkap dengan benar hanya selama f < f_s/2, yaitu frekuensi Nyquist (pelipatan), sehingga laju sampling harus melebihi dua kali frekuensi sinyal tertinggi. Frekuensi yang lebih tinggi tidak hilang: ia muncul sebagai alias pada f_a = |f − k·f_s|, dengan bilangan bulat k yang membuat hasilnya berada antara 0 dan f_s/2. Sampel tidak dapat membedakan keduanya, sehingga filter anti-aliasing analog harus menghilangkan semua yang di atas f_s/2 sebelum ADC.

Frekuensi harmonik

5f₁ = 5·960 Hz = 4,8 kHz

Kelipatan laju sampling terdekat

m = round(0,6) = 1

Frekuensi alias

f_a = |4800 − 1·8000| = 3200 Hz

Jawaban

f_a = 3200 Hz

Alias jatuh di dalam pita sinyal, tempat tidak ada filter digital yang dapat menghilangkannya. Hanya filter analog sebelum ADC yang membantu.

ExamProblems · examproblems.com/courses/digital-electronics