Elektronika Digital: paket kilat

Lembar rumus, langkah-langkah metode utama untuk setiap topik, dan 6 soal latihan, dengan pembahasan lengkap di bagian belakang.

Soal baru Kembali ke mata kuliah

Di jendela cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan di perangkat Anda.

1Rumus dan metode

Sistem bilangan

Nilai tempat: biner 2^k, oktal 8^k, heksadesimal 16^k
Ke desimal: Σ d_k·b^k
Dari desimal: bagi dengan basis, baca sisanya dari bawah ke atas
Heksadesimal ↔ biner: satu digit heksadesimal = 4 bit
Komplemen dua: balik bitnya lalu tambahkan 1

Logika digital: gerbang, peta-K & flip-flop

Gerbang dasar: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Aturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Urutan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kelompok 2ᵏ sel: kehilangan k variabel
Multiplekser 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pencacah: n bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pencacah ripple: f_max = 1/(n·t_pd)
Pencacah cincin dan Johnson: n dan 2n keadaan

Metode

Untuk rangkaian, bekerjalah dari masukan ke keluaran satu gerbang demi satu gerbang dan tulis nilai pada setiap kawat, atau tulis ekspresinya dan isi tabel kebenaran.
Untuk penyederhanaan, taruh angka 1 (dan don’t-care sebagai X) ke dalam peta Karnaugh dengan baris dan kolom kode Gray: 00, 01, 11, 10.
Cakup angka 1 dengan kelompok sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8, atau 16 sel, melingkar melewati tepi; setiap kelompok adalah satu suku hasil kali yang tersusun dari variabel yang tetap konstan. Kelompokkan angka 0 untuk bentuk POS.
Untuk flip-flop dan pencacah, baca masukan pada setiap tepi clock aktif, tulis keadaan setelah setiap tepi, dan ingat bahwa pencacah n bit berputar kembali setelah 2ⁿ keadaan.

Akuisisi data & sampling

Kriteria Nyquist: f_s > 2·f_max, f_N = f_s/2
Frekuensi alias: f_a = |f − k·f_s|, k = round(f/f_s)
Ukuran langkah: 1 LSB = V_FSR/2ᴺ
Kesalahan kuantisasi (pembulatan): ±½ LSB
Kode ADC dengan pemotongan: D = ⌊V_in/LSB⌋
Jumlah bit untuk resolusi r: 2ᴺ ≥ span/r
SQNR ideal, sinus skala penuh: SQNR = 6,02·N + 1,76 dB
Laju data: kanal × f_s × N bit/s
ADC termultipleks: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Pembagi baud rate: baud = f_clk/(16·D)

Metode

Tuliskan apa yang diketahui: laju sampling, frekuensi sinyal, jumlah bit, rentang masukan, baud rate.
Pada soal sampling, bandingkan setiap frekuensi dengan f_s/2; frekuensi yang lebih tinggi muncul pada f_a = |f − k·f_s| dengan kelipatan f_s terdekat.
Pada soal resolusi, cari 1 LSB = V_FSR/2ᴺ, atau N terkecil dengan 2ᴺ ≥ rentang/resolusi.
Pada soal laju data dan tautan UART, hitung semua yang dikirim: kanal, sampel per detik, bit atau byte utuh per sampel, serta bit start, paritas, dan stop pada setiap frame.

2Soal latihan

1.Sistem bilanganSedang

Tulis −56 sebagai pola komplemen dua 8-bit. Baca pola itu sebagai bilangan biner tak bertanda: berapa nilainya U dalam desimal?

N = −568 bit

U =

2.Sistem bilanganSulit

Sebuah sistem harus memberi setiap 399 item kode biner sendiri dengan panjang yang sama. Berapa jumlah bit b paling sedikit yang dibutuhkan?

399

b = bit

3.Logika digital: gerbang, peta-K & flip-flopSedang

Sebuah multiplekser 4-ke-1 memiliki masukan pemilih S₁ = A dan S₀ = B, dan masukan datanya dihubungkan ke I₀ = C, I₁ = 0, I₂ = C, I₃ = C′. Pada berapa dari 8 kombinasi A, B, dan C keluaran F = 1? Carilah N.

I₀ = CI₁ = 0I₂ = CI₃ = C′

N =

4.Logika digital: gerbang, peta-K & flip-flopSulit

Pencacah ripple (asinkron) 8 bit dibangun dari flip-flop dengan tundaan propagasi 8 ns masing-masing. Semua keluaran harus sudah stabil sebelum tepi clock berikutnya. Carilah frekuensi clock maksimum f_max.

n = 8t_pd = 8 ns

f_max = MHz

5.Akuisisi data & samplingSedang

Gelombang sinus 22 kHz disampel pada 20 kHz tanpa filter anti-aliasing. Pada frekuensi berapa f_a ia muncul dalam sampel? Berikan dalam kHz.

f = 22 kHzf_s = 20 kHz

f_a = kHz

6.Akuisisi data & samplingSulit

Sebuah multiplekser 2-kanal mengumpan satu ADC. Setiap konversi memerlukan 5 µs, dan setelah setiap pergantian kanal, masukan memerlukan 0,5 µs untuk menetap. Kanal-kanal dipindai bergiliran tanpa jeda. Cari laju sampling f_s setiap kanal, dalam kHz.

n = 2t_c = 5 µst_set = 0,5 µs

f_s = kHz

3Larutan

1.Sistem bilangan

Jawaban: U = 200

Sistem bilangan posisional: setiap digit bernilai digit itu dikali pangkat dari basis. Dalam biner, posisinya bernilai 1, 2, 4, 8, 16, …; dalam heksadesimal 1, 16, 256, …, dengan A–F mewakili 10–15. Dalam komplemen dua 8-bit, bit paling kiri bernilai −128, bukan +128; begitulah bilangan negatif disimpan.

Balik dan tambah satu

56 = 0011 1000

dibalik: 1100 0111

+1 → 1100 1000

Baca sebagai tak bertanda

1100 1000₂ = 256 − 56 = 200

Jawaban

U = 200

2.Sistem bilangan

Jawaban: b = 9 bit

Pangkat dua

2⁸ = 256 < 399

2⁹ = 512 ≥ 399

Jawaban

b = 9

3.Logika digital: gerbang, peta-K & flip-flop

Jawaban: N = 3

Multiplekser: multiplekser 2ⁿ-ke-1 meneruskan salah satu masukan datanya ke keluaran; saluran pemilih, yang dibaca sebagai bilangan biner, menentukan yang mana. Untuk MUX 4-ke-1 dengan pemilih S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Menghubungkan masukan data ke 0, 1, C, atau C′ membuat MUX menghasilkan fungsi apa pun dari A, B, dan C, yang merupakan cara umum membangun logika dengan satu chip.

Ekspresi keluaran

F = A′B′C + AB′C + ABC′

Baris dengan F = 1

ABC = 001, 101, 110

N = 3

Jawaban

N = 3

4.Logika digital: gerbang, peta-K & flip-flop

Jawaban: f_max = 15,63 MHz

Flip-flop dan pencacah: flip-flop hanya berubah pada tepi clock aktif. D menyalin masukannya (Q⁺ = D); T berbalik jika T = 1; JK bertahan untuk 00, reset untuk 01, set untuk 10, dan berbalik untuk 11. Pencacah biner n bit memiliki 2ⁿ keadaan dan menghitung modulo 2ⁿ; pencacah mod-N berurutan 0, 1, …, N − 1 lalu kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap tahap pencacah ripple membagi dua frekuensi, sehingga keluaran terakhir pencacah mod-N berjalan pada f_clk/N. Pencacah Johnson dari n flip-flop memiliki 2n keadaan, pencacah cincin n.

Waktu penyetelan terburuk

T = 8·8 ns = 64 ns

Frekuensi maksimum

f_max = 1/64 ns = 15,63 MHz

Jawaban

f_max = 15,63 MHz

5.Akuisisi data & sampling

Jawaban: f_a = 2 kHz

Sampling: ADC mengukur sinyal sebanyak f_s kali per detik. Menurut teorema Nyquist–Shannon, frekuensi f tertangkap dengan benar hanya selama f < f_s/2, yaitu frekuensi Nyquist (pelipatan), sehingga laju sampling harus melebihi dua kali frekuensi sinyal tertinggi. Frekuensi yang lebih tinggi tidak hilang: ia muncul sebagai alias pada f_a = |f − k·f_s|, dengan bilangan bulat k yang membuat hasilnya berada antara 0 dan f_s/2. Sampel tidak dapat membedakan keduanya, sehingga filter anti-aliasing analog harus menghilangkan semua yang di atas f_s/2 sebelum ADC.

Frekuensi Nyquist

f_s/2 = 10 kHz < f = 22 kHz

Kelipatan laju sampling terdekat

k = round(22/20) = 1

Frekuensi alias

f_a = |22 − 1·20| = 2 kHz

Jawaban

f_a = 2 kHz

Kurva putus-putus pada gambar adalah alias: kurva itu melewati sampel-sampel yang persis sama.

6.Akuisisi data & sampling

Jawaban: f_s = 90,91 kHz

Laju data: setiap kanal menghasilkan f_s sampel per detik dengan N bit, sehingga laju mentahnya adalah kanal × f_s × N bit/s. Di memori, satu sampel memakai byte utuh (sampel 12-bit disimpan dalam 2 byte), sehingga memori untuk suatu rekaman adalah kanal × f_s × byte per sampel × waktu. ADC termultipleks mengonversi kanal satu demi satu: setiap konversi (termasuk waktu penetapan) memerlukan t, sehingga satu putaran n kanal memerlukan n·t dan setiap kanal disampel pada 1/(n·t).

Waktu per kanal

5 + 0,5 = 5,5 µs

Waktu per pemindaian

2·5,5 = 11 µs

Laju sampling per kanal

f_s = 1/11 µs = 90,91 kHz

Jawaban

f_s = 90,91 kHz

ExamProblems · examproblems.com/courses/digital-electronics