Elektronika 1: paket kilat

Lembar rumus, langkah-langkah metode utama untuk setiap topik, dan 14 soal latihan, dengan pembahasan lengkap di bagian belakang.

Soal baru Kembali ke mata kuliah

Di jendela cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan di perangkat Anda.

1Rumus dan metode

Dioda & transistor

Dioda (tegangan jatuh konstan): V_D = 0,7 V when conducting
Daerah aktif: V_BE = 0,7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Bias tetap: I_B = (V_CC − 0,7)/R_B
Bias pembagi tegangan: I_B = (V_TH − 0,7)/(R_TH + (β + 1)R_E)
Thévenin dari pembagi tegangan: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Loop kolektor: V_CE = V_CC − I_CR_C − I_ER_E
Saturasi: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Rangkaian op-amp

Penguat pembalik: V_out = −(R_f/R_in)·V_in
Penguat tak membalik: V_out = (1 + R_f/R₁)·V_in
Penguat penjumlah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp ideal: V₊ = V₋, I_in = 0

Transien RC & RL

Konstanta waktu: τ = RC | τ = L/R
Respons: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada DC: rangkaian terbuka; v_C tidak dapat melompat
Induktor pada DC: hubung singkat; i_L tidak dapat melompat
Keadaan tunak: t ≈ 5τ

Metode

Cari nilai awal sesaat setelah sakelar berpindah: tegangan kapasitor dan arus induktor tidak dapat melompat.
Cari nilai akhir lama setelah sakelar berpindah: kapasitor berperilaku sebagai rangkaian terbuka, induktor sebagai hubung singkat.
Cari konstanta waktu: τ = RC atau τ = L/R, dengan hambatan yang terlihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Resistor seri & paralel

Resistor seri: R_eq = R₁ + R₂ + …
Resistor paralel: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua resistor paralel: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Daya: P = V·I = I²R = V²/R

Metode

Mulailah dari ujung jaringan yang paling jauh dari terminal.
Gabungkan resistor seri dengan menjumlahkannya, dan resistor paralel dengan 1/R = 1/R₁ + 1/R₂ + …
Gambar ulang rangkaian setelah setiap langkah.
Ulangi sampai tersisa satu resistor di antara terminal.

Konverter DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost pembalik: |V_o| = V_in·D/(1 − D)
Keseimbangan daya ideal: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor rata-rata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak keluaran: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Batas CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Metode

Kenali konverternya (buck, boost, atau buck-boost) dan siklus kerja D dari rasio tegangan.
Gunakan keseimbangan volt-detik pada induktor: tegangan induktor rata-rata selama satu periode adalah nol.
Cari tegangan induktor saat saklar menyala, lalu ΔI_L = V_L·D/(L·f).
Untuk riak keluaran, cari muatan yang masuk dan keluar kapasitor; untuk batas CCM, samakan arus induktor rata-rata dengan ΔI_L/2.

Jembatan Wheatstone & strain gauge

Tegangan pembagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Haluaran: V_ab = V_a − V_b
Keseimbangan: R₁/R₂ = R₃/R₄
Jembatan kawat geser: R/R_x = l/(100 − l)
Resistansi Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor pengukur: ΔR/R = GF·ε
Keluaran jembatan: seperempat V_s·GF·ε/4, setengah V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegangan: σ = E·ε

Metode

Perlakukan jembatan sebagai dua pembagi tegangan pada catu yang sama.
Untuk keseimbangan, setel R₁/R₂ = R₃/R₄ lalu selesaikan untuk resistor yang tidak diketahui.
Untuk jembatan tak seimbang, cari V_a dan V_b dari pembagi lalu kurangkan; gunakan ekuivalen Thévenin bila alat ukur membebani keluaran.
Untuk strain gauge, ubah regangan menjadi ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2, atau ×1 untuk jembatan seperempat, setengah, atau penuh.

Logika digital: gerbang, peta-K & flip-flop

Gerbang dasar: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Aturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Urutan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kelompok 2ᵏ sel: kehilangan k variabel
Multiplekser 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pencacah: n bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pencacah ripple: f_max = 1/(n·t_pd)
Pencacah cincin dan Johnson: n dan 2n keadaan

Metode

Untuk rangkaian, bekerjalah dari masukan ke keluaran satu gerbang demi satu gerbang dan tulis nilai pada setiap kawat, atau tulis ekspresinya dan isi tabel kebenaran.
Untuk penyederhanaan, taruh angka 1 (dan don’t-care sebagai X) ke dalam peta Karnaugh dengan baris dan kolom kode Gray: 00, 01, 11, 10.
Cakup angka 1 dengan kelompok sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8, atau 16 sel, melingkar melewati tepi; setiap kelompok adalah satu suku hasil kali yang tersusun dari variabel yang tetap konstan. Kelompokkan angka 0 untuk bentuk POS.
Untuk flip-flop dan pencacah, baca masukan pada setiap tepi clock aktif, tulis keadaan setelah setiap tepi, dan ingat bahwa pencacah n bit berputar kembali setelah 2ⁿ keadaan.

2Soal latihan

1.Dioda & transistorSedang

3 LED putih (tegangan maju 3 V masing-masing) dihubungkan seri dengan resistor ke catu 12 V. Cari resistansi R yang menetapkan arus sebesar 15 mA.

V_s = 12 VV_F = 3 Vn = 3I = 15 mA

R = Ω

2.Dioda & transistorSulit

Regulator Zener 3,3 V memiliki resistor seri 220 Ω. Masukan dapat naik hingga 30 V, dan beban mungkin terlepas. Cari daya terbesar P_Z,max yang harus didisipasikan Zener.

V_in,max = 30 VV_Z = 3,3 VR = 220 Ω

P_Z,max = mW

3.Rangkaian op-ampSedang

Penguat selisih memakai op-amp ideal dengan catu ±15 V, dengan R₃ = R₁ dan R₄ = R₂. Cari tegangan keluaran V_out.

V₁ = −1,5 VV₂ = 0,5 VR₁ = R₃ = 10 kΩR₂ = R₄ = 2 kΩ

V_out = V

4.Rangkaian op-ampSulit

Integrator memakai op-amp ideal dengan catu ±15 V; keluarannya jenuh pada ±13 V. Kapasitor tidak bermuatan ketika masukan konstan V_in = 1 V diberikan pada t = 0. Cari tegangan keluaran V_out pada t = 500 ms.

V_in = 1 VR = 100 kΩC = 1 µFV_sat = ±13 Vt = 500 ms

V_out = V

5.Transien RC & RLSedang

Induktor tidak dialiri arus sebelum sakelar ditutup pada t = 0. Berapa lama setelah sakelar ditutup arus mencapai 90% dari nilai akhirnya? Cari t.

V_s = 6 VR = 22 ΩL = 47 mH

t = ms

6.Transien RC & RLSulit

Tepat sebelum sakelar ditutup pada t = 0, kapasitor bertegangan 12 V dengan polaritas yang ditunjukkan. Cari tegangan kapasitor v_C pada t = 150 ms.

V_s = 24 VR = 3,3 kΩC = 22 µFv_C(0) = 12 Vt = 150 ms

v_C = V

7.Resistor seri & paralelSedang

Cari arus I_R1 yang dialirkan sumber, yang mengalir melalui R₁.

V₁ = 30 VR₁ = 5 ΩR₂ = 12 ΩR₃ = 8 ΩR₄ = 2 Ω

I_R1 = A

8.Resistor seri & paralelSulit

Cari arus I_R1 yang dialirkan sumber, yang mengalir melalui R₁.

V₁ = 18 VR₁ = 30 ΩR₂ = 2 ΩR₃ = 6 ΩR₄ = 4 ΩR₅ = 4 ΩR₆ = 2 Ω

I_R1 = A

9.Konverter DC-DCSedang

Konverter boost ideal mengubah 48 V menjadi 96 V untuk beban 25 Ω. Cari arus induktor rata-rata I_L.

Vin = 48 VVo = 96 VR = 25 Ω

I_L = A

10.Konverter DC-DCSulit

Konverter boost ideal mengubah 36 V menjadi 48 V untuk beban 8 Ω pada 40 kHz. Kapasitor keluarannya 220 µF. Cari riak tegangan keluaran puncak ke puncak ΔV_o dalam mV.

Vin = 36 VVo = 48 Vf = 40 kHzC = 220 µFR = 8 Ω

ΔV_o = mV

11.Jembatan Wheatstone & strain gaugeSedang

Sebuah jembatan memiliki empat lengan 350 Ω dan V_s = 5 V. Sensor R₂ naik sebesar ΔR = 28 Ω. Cari keluaran eksak V_ab dalam mV.

V_s = 5 VR = 350 ΩΔR = 28 Ω

V_ab = mV

12.Jembatan Wheatstone & strain gaugeSulit

Sebuah jembatan seperempat (satu gauge aktif, GF = 2,05) dieksitasi dengan 3 V. Regangan terbesar yang akan diukur adalah 600 µε, dan harus menghasilkan 10 V pada masukan konverter analog-ke-digital. Cari penguatan penguat G.

V_s = 3 VGF = 2,05ε_max = 600 µεV_FS = 10 V

G =

13.Logika digital: gerbang, peta-K & flip-flopSedang

Pada peta Karnaugh ini tepat satu angka 1 tidak memiliki angka 1 tetangga, sehingga tetap menjadi kelompok satu sel (minterm penuh berisi empat literal) dalam bentuk SOP minimal. Tetangga melewati tepi peta ikut dihitung. Klik sel itu.

F = Σm(0, 2, 4, 5, 6, 11)

1AB = 00, CD = 00
2AB = 00, CD = 01
3AB = 00, CD = 11
4AB = 00, CD = 10
5AB = 01, CD = 00
6AB = 01, CD = 01
7AB = 01, CD = 11
8AB = 01, CD = 10
9AB = 11, CD = 00
10AB = 11, CD = 01
11AB = 11, CD = 11
12AB = 11, CD = 10
13AB = 10, CD = 00
14AB = 10, CD = 01
15AB = 10, CD = 11
16AB = 10, CD = 10

14.Logika digital: gerbang, peta-K & flip-flopSulit

Flip-flop T yang dipicu tepi positif dimulai dengan Q = 0 dan menerima masukan yang ditunjukkan. Klik tepi clock pertama saat Q kembali dari 1 ke 0.

Q₀ = 0T

1tepi clock 1
2tepi clock 2
3tepi clock 3
4tepi clock 4
5tepi clock 5
6tepi clock 6
7tepi clock 7
8tepi clock 8

3Larutan

1.Dioda & transistor

Jawaban: R = 200 Ω

Rangkaian LED dan dioda: LED bias maju menjatuhkan tegangan sekitar tegangan majunya V_F (sekitar 2 V untuk merah, 3 V untuk biru atau putih), berapa pun arusnya. Resistor seri menentukan arus: R = (V_s − n·V_F)/I untuk n LED seri. Dengan model dioda yang lebih eksak V = V₀ + I·r_d, titik kerja berada di tempat garis dioda berpotongan dengan garis beban I = (V_s − V)/R, sehingga I = (V_s − V₀)/(R + r_d).

Tegangan pada resistor

V_R = 12 − 3·3 = 3 V

Hambatan

R = 3/0,015 = 200 Ω

Jawaban

R = 200 Ω

Resistor menyerap daya 45 mW.

2.Dioda & transistor

Jawaban: P_Z,max = 400,5 mW

Regulator Zener: dioda Zener bias mundur mempertahankan tegangannya V_Z selama arusnya tetap di atas minimum I_Z,min. Resistor seri R menanggung selisih antara masukan dan keluaran: I_R = (V_in − V_Z)/R. Arus itu terbagi antara beban, I_L = V_Z/R_L, dan Zener: I_Z = I_R − I_L. Rancang untuk kasus terburuk: masukan terendah dengan beban terbesar tetap harus menyisakan I_Z,min, dan masukan tertinggi tanpa beban memberi daya Zener terbesar P_Z = V_Z·I_Z.

Arus Zener kasus terburuk

I_Z = 26,7/220 = 121,4 mA

Daya Zener

P_Z = 3,3·121,4 = 400,5 mW

Jawaban

P_Z,max = 400,5 mW

3.Rangkaian op-amp

Jawaban: V_out = 0,4 V

Aturan op-amp ideal: dengan umpan balik negatif, op-amp mengatur keluarannya sehingga kedua masukan berada pada tegangan yang sama (V₋ = V₊), dan tidak ada arus yang masuk ke masukan mana pun. Menulis KCL di masukan pembalik dengan dua fakta ini memberi keluarannya.

Tegangan di masukan

R₃ dan R₄ mengalirkan arus yang sama, jadi membentuk pembagi tegangan; umpan balik membuat V₋ = V₊.

V₊ = V₂·R₄/(R₃ + R₄) = 0,5·2/(10 + 2) = 0,08333 V

V₋ = V₊

KCL di masukan membalik

(−1,5 − 0,08333)/10 = (0,08333 − V_out)/2

V_out = (R₂/R₁)·(V₂ − V₁) = (2/10)·(0,5 − (−1,5)) = 0,4 V

Jawaban

V_out = 0,4 V

4.Rangkaian op-amp

Jawaban: V_out = −5 V

Arus masukan dan laju kenaikan

kΩ dikali µF menghasilkan milidetik.

RC = 100 kΩ · 1 µF = 100 ms

laju kenaikan = −V_in/(RC) = −1/100 = −0,01 V/ms

Keluaran pada waktu yang diberikan

Nilai ideal berada di dalam ±V_sat, jadi integrator belum terpotong.

V_out = −V_in·t/(RC) = −1·500/100 = −5 V

Jawaban

V_out = −5 V

5.Transien RC & RL

Jawaban: t = 4,919 ms

Transien orde satu: pada rangkaian dengan satu kapasitor atau satu induktor, setiap tegangan dan arus berubah secara eksponensial dari nilai awal ke nilai akhir: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Setelah sekitar 5τ rangkaian sudah stabil.

Konstanta waktu dan arus akhir

Lama setelah sakelar ditutup, induktor berperilaku seperti hubung singkat, jadi arus akhir hanya ditentukan oleh R.

τ = L/R = 47 mH / 22 Ω = 2,136 ms

i(∞) = V_s/R = 6/22 = 0,2727 A

Selesaikan untuk waktu

0,9 = 1 − e^−t/τ → t = −τ·ln(1 − 0,9)

t = −2,136·ln(0,1) = 4,919 ms

Jawaban

t = 4,919 ms

6.Transien RC & RL

Jawaban: v_C = 22,48 V

Nilai awal, nilai akhir, konstanta waktu

Tegangan kapasitor tidak dapat melompat, jadi dimulai dari nilai tersimpannya dan menuju tegangan sumber.

v_C(0) = 12 V, v_C(∞) = V_s = 24 V

τ = R·C = 3,3 kΩ · 22 µF = 72,6 ms

v_C(t) = 24 + (12 − 24)·e^−t/τ

Tegangan pada waktu tertentu

v_C(150) = 24 + (−12)·e^−150/72,6 = 22,48 V

Jawaban

v_C = 22,48 V

7.Resistor seri & paralel

Jawaban: I_R1 = 2,87 A

Resistor seri dan paralel: dalam seri, arus yang sama mengalir di setiap resistor dan R = R₁ + R₂ + …. Dalam paralel, setiap resistor punya tegangan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Jaringan tangga disederhanakan satu pasang demi satu pasang hingga tersisa satu resistansi ekuivalen.

Gabungkan resistor dari ujung terjauh

Mulai dari ujung yang paling jauh dari sumber dan bergerak kembali ke arahnya. Resistor yang dialiri arus sama terhubung seri; resistor di antara dua simpul yang sama terhubung paralel.

R₃ + R₄ = 8 + 2 = 10 Ω

R₂ ∥ 10 = 12·10/(12+10) = 5,455 Ω

R_eq = R₁ + 5,455 = 5 + 5,455 = 10,45 Ω

Arus dari sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberi arus yang dialirkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 30/10,45 = 2,87 A

Jawaban

I_R1 = 2,87 A

8.Resistor seri & paralel

Jawaban: I_R1 = 0,5693 A

Gabungkan resistor dari ujung terjauh

Mulai dari ujung yang paling jauh dari sumber dan bergerak kembali ke arahnya. Resistor yang dialiri arus sama terhubung seri; resistor di antara dua simpul yang sama terhubung paralel.

R₅ + R₆ = 4 + 2 = 6 Ω

R₄ ∥ 6 = 2,4 Ω

R₃ + 2,4 = 8,4 Ω

R₂ ∥ 8,4 = 1,615 Ω

R_eq = R₁ + 1,615 = 30 + 1,615 = 31,62 Ω

Arus dari sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberi arus yang dialirkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 18/31,62 = 0,5693 A

Jawaban

I_R1 = 0,5693 A

9.Konverter DC-DC

Jawaban: I_L = 7,68 A

Konverter DC-DC: saklar S menyala selama fraksi D dari setiap periode T = 1/f. Pada keadaan tunak, tegangan rata-rata induktor adalah nol (keseimbangan volt-detik), yang memberikan rasio konversi ideal pada konduksi kontinu: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost pembalik |V_o| = V_in·D/(1 − D). Konverter ideal menjaga daya: V_in·I_in = V_o·I_o. Selama S menyala, arus induktor naik sebesar ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak keluaran adalah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor tepat menyentuh nol (batas CCM) ketika arus induktor rata-rata sama dengan ΔI_L/2.

Siklus kerja

D = 1 − 48/96 = 0,5

Arus beban

I_o = 96/25 = 3,84 A

Arus induktor

I_L = I_o/(1 − D) = 3,84/0,5 = 7,68 A

Jawaban

I_L = 7,68 A

10.Konverter DC-DC

Jawaban: ΔV_o = 170,5 mV

Siklus kerja

D = 1 − 36/48 = 0,25

Arus beban

I_o = 48/8 = 6 A

Riak keluaran

ΔV_o = 6·0,25/(40·10³·220·10⁻⁶) = 170,5 mV

Jawaban

ΔV_o = 170,5 mV

11.Jembatan Wheatstone & strain gauge

Jawaban: V_ab = 96,15 mV

Jembatan Wheatstone: dua pembagi tegangan berbagi satu catu V_s. Pembagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); keluarannya adalah V_ab = V_a − V_b. Jembatan seimbang (V_ab = 0, tidak ada arus di alat ukur) bila R₁/R₂ = R₃/R₄, yaitu R₁·R₄ = R₂·R₃. Dilihat dari keluarannya, jembatan adalah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Tegangan simpul

V_a = 5·378/728 = 2,596 V

V_b = 2,5 V

Haluaran

V_ab = 96,15 mV

Jawaban

V_ab = 96,15 mV

Perkiraan linear V_s·ΔR/(4R) = 100 mV terlalu tinggi 4 %: jembatan seperempat tidak sepenuhnya linear.

12.Jembatan Wheatstone & strain gauge

Jawaban: G = 10840

Pengukur regangan (strain gauge): sebuah pengukur mengubah resistansinya menurut regangan: ΔR/R = GF·ε, dengan faktor pengukur GF sekitar 2 untuk foil logam. Pada jembatan dengan semua lengan sama dengan R, satu pengukur aktif (jembatan seperempat) memberikan V_o ≈ V_s·GF·ε/4. Dua pengukur aktif dengan regangan berlawanan pada lengan yang berdekatan (setengah jembatan) memberikan V_s·GF·ε/2, dan empat (jembatan penuh) memberikan V_s·GF·ε. Tegangan mekanik mengikuti hukum Hooke, σ = E·ε. Sel beban menyatakan sensitivitasnya dalam mV/V: keluaran pada beban penuh per volt eksitasi.

Keluaran jembatan pada skala penuh

V_o = 0,9225 mV

Penguatan

G = 10/0,0009225 = 10840

Jawaban

G = 10840

13.Logika digital: gerbang, peta-K & flip-flop

Jawaban: AB = 10, CD = 11

Peta Karnaugh: sel-sel diurutkan dalam kode Gray (00, 01, 11, 10), sehingga sel bertetangga, termasuk yang melewati tepi, berbeda tepat pada satu variabel. Kelompokkan angka 1 dalam persegi panjang berisi 1, 2, 4, 8, atau 16 sel, sebesar mungkin dan sesedikit mungkin, sampai setiap angka 1 tercakup. Setiap kelompok adalah satu suku hasil kali: variabel yang tetap konstan di dalamnya. Kelompok 2ᵏ sel kehilangan k variabel. Don’t-care (X) boleh dipakai untuk memperbesar kelompok tetapi tidak harus dicakup. Mengelompokkan angka 0 sebagai gantinya menghasilkan bentuk POS minimal.

Tetangga setiap angka 1

Angka 1 dengan tetangga angka 1 dapat bergabung dalam kelompok dua atau lebih.

m11: m10, m9, m15, m3 → 0

Angka 1 yang terisolasi

m11 = AB′CD → AB = 10, CD = 11

Jawaban

AB = 10, CD = 11

14.Logika digital: gerbang, peta-K & flip-flop

Jawaban: tepi clock 4

Flip-flop dan pencacah: flip-flop hanya berubah pada tepi clock aktif. D menyalin masukannya (Q⁺ = D); T berbalik jika T = 1; JK bertahan untuk 00, reset untuk 01, set untuk 10, dan berbalik untuk 11. Pencacah biner n bit memiliki 2ⁿ keadaan dan menghitung modulo 2ⁿ; pencacah mod-N berurutan 0, 1, …, N − 1 lalu kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap tahap pencacah ripple membagi dua frekuensi, sehingga keluaran terakhir pencacah mod-N berjalan pada f_clk/N. Pencacah Johnson dari n flip-flop memiliki 2n keadaan, pencacah cincin n.

Q setelah setiap tepi

Flip-flop T berbalik pada setiap tepi naik dengan T = 1 dan bertahan dengan T = 0.

1: T = 0 → Q = 0

2: T = 1 → Q = 1

3: T = 0 → Q = 1

4: T = 1 → Q = 0

5: T = 0 → Q = 0

6: T = 0 → Q = 0

7: T = 0 → Q = 0

8: T = 0 → Q = 0

Perubahan pertama dari 1 ke 0

tepi clock 4

Jawaban

tepi clock 4

ExamProblems · examproblems.com/courses/electronics-1