Elettronica digitale: pacchetto last-minute

Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.

Nuovi eserciziTorna al corso

Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.

1Formule e metodi

Sistemi di numerazione

Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1

Logica digitale: porte, mappe K e flip-flop

Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati

Metodo

  1. Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
  2. Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
  3. Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
  4. Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.

Acquisizione dati e campionamento

Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)

Metodo

  1. Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
  2. Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
  3. Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
  4. Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.

2Esercizi

1.Sistemi di numerazioneMedia
pesi nel complemento a due1−12816403201618041201

La sequenza a 8 bit 1100 1010 memorizza un intero con segno in complemento a due. Qual è il suo valore N in decimale?

1100 10108 bit
N =
2.Sistemi di numerazioneDifficile
16 bit, senza segno, N = ?????????????????

Qual è il più grande intero senza segno N che sta in 16 bit?

16 bit
N =
3.Logica digitale: porte, mappe K e flip-flopMedia
ABC000111100101324576

Semplifica F = AB′C′ + A′B + A′BC + A′C alla sua forma minima a somma di prodotti. Quanti letterali L contiene l’espressione semplificata?

F = AB′C′ + A′B + A′BC + A′C
L =
4.Logica digitale: porte, mappe K e flip-flopDifficile
TQ0​Q0​TQ1​Q1​TQ2​Q2​CLKMOD-5

Un contatore modulo 5 sincrono conta 0, 1, …, 4 e poi torna a 0. Parte da 1. Quale valore Q (in decimale) mostra dopo 11 impulsi di clock?

Q0 = 111N = 5
Q =
5.Acquisizione dati e campionamentoMedia
SD0​D1​D2​D3​D4​D5​D6​D7​PTb​11·Tb​9600 Bd, 8E1

Una UART invia byte a 9600 baud nel formato 8E1: 8 bit di dati, un bit di parità pari e 1 bit di stop, più il bit di start. Trova il massimo numero di byte di dati al secondo che può trasferire.

baud = 9600 Bd8E1
RB = B/s
6.Acquisizione dati e campionamentoDifficile
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​8 MHz / (16·D)

Un microcontrollore con clock a 8 MHz imposta il baud rate della UART come fclk/(16·D), con D un numero intero arrotondato al valore più vicino. Il valore desiderato è 19200 baud. Trova l’errore percentuale del baud rate reale (positivo se è troppo veloce).

fclk = 8 MHzvalore desiderato = 19200 Bd
e = %

3Soluzioni

1.Sistemi di numerazione

Risposta: N = −54

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Somma i pesi

Gli altri bit mantengono i loro normali valori positivi.

−128 + 64 + 8 + 2 = −54

Risposta

N = −54
2.Sistemi di numerazione

Risposta: N = 65535

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Valore massimo

216 − 1 = 65535

Risposta

N = 65535
3.Logica digitale: porte, mappe K e flip-flop

Risposta: L = 7

Algebra di Boole: le regole che semplificano le espressioni sono X + X′ = 1 e X·X′ = 0, X + X = X, l’assorbimento X + X·Y = X, la regola di combinazione X·Y + X·Y′ = X, X + X′Y = X + Y e il teorema del consenso XY + X′Z + YZ = XY + X′Z. Le leggi di De Morgan trasformano (X·Y)′ in X′ + Y′ e (X + Y)′ in X′·Y′. Una mappa di Karnaugh applica queste regole in forma grafica: ogni gruppo di due celle vicine è un uso di XY + XY′ = X.

Mintermini dell’espressione

AB′C′ → m(4)
A′B → m(2, 3)
A′BC → m(3)
A′C → m(1, 3)
ABC00011110010011131214050706

Raggruppa e leggi

F = A′C + A′B + AB′C′

Conta i letterali

L = 7

Risposta

L = 7
4.Logica digitale: porte, mappe K e flip-flop

Risposta: Q = 2

Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.

Cicli completi

Ogni 5 impulsi riportano il contatore allo stesso stato.

11 = 2·5 + 1

Valore dopo gli impulsi rimanenti

Q = (1 + 1) mod 5 = 2
Q = 010₂

Risposta

Q = 2
5.Acquisizione dati e campionamento

Risposta: RB = 872,7 B/s

UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.

Bit per frame

1 + 8 + 1 + 1 = 11

Byte al secondo

9600/11 = 872,7 B/s

Risposta

RB = 872,7 B/s
6.Acquisizione dati e campionamento

Risposta: e = 0,1603 %

UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.

Divisore

D = 8·10⁶/(16·19200) = 26,04 → 26

Baud rate reale

8·10⁶/(16·26) = 19231 Bd

Errore

(19231 − 19200)/19200·100 = 0,1603 %

Risposta

e = 0,1603 %

Un errore sotto circa il 2 % di solito è accettabile.

ExamProblems · examproblems.com/courses/digital-electronics