Elettronica digitale: pacchetto last-minute

Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.

Nuovi eserciziTorna al corso

Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.

1Formule e metodi

Sistemi di numerazione

Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1

Logica digitale: porte, mappe K e flip-flop

Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati

Metodo

  1. Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
  2. Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
  3. Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
  4. Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.

Acquisizione dati e campionamento

Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)

Metodo

  1. Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
  2. Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
  3. Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
  4. Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.

2Esercizi

1.Sistemi di numerazioneMedia
complemento a due a 8 bit0−12806403201608040201

Imposta i bit in modo che memorizzino −90 in complemento a due a 8 bit. Letto come numero senza segno, qual è il valore U dello schema?

N = −908 bit
U =
2.Sistemi di numerazioneDifficile
Complemento a due a 16 bit, N = ??segno???????????????

Qual è l'intero più negativo N memorizzabile in complemento a due a 16 bit?

16 bit
N =
3.Logica digitale: porte, mappe K e flip-flopMedia
ABC000111100101324576

Semplifica F = AB′ + AC′ + AC alla sua forma minima a somma di prodotti. Quanti letterali L contiene l’espressione semplificata?

F = AB′ + AC′ + AC
L =
4.Logica digitale: porte, mappe K e flip-flopDifficile
ABCD00011110000111101011030214051706112X13015X140809011110

Per F(A, B, C, D) = Σm(0, 1, 4, 7, 10, 12) + d(13, 14), dove d indica le condizioni di indifferenza, trova il numero N di implicanti primi essenziali.

F(A, B, C, D) = Σm(0, 1, 4, 7, 10, 12) + d(13, 14)
N =
5.Acquisizione dati e campionamentoMedia
122 ch∿01N = 125 kHz? MB

Un registratore campiona 2 canali a 5 kHz ciascuno con un ADC a 12 bit. Ogni campione è memorizzato in byte interi. Trova la memoria M necessaria per una registrazione di 60 min, in MB (1 MB = 10⁶ byte).

n = 2fs = 5 kHzN = 12t = 60 min
M = MB
6.Acquisizione dati e campionamentoDifficile
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​12 MHz / (16·D)

Un microcontrollore con clock a 12 MHz imposta il baud rate della UART come fclk/(16·D), con D un numero intero arrotondato al valore più vicino. Il valore desiderato è 57600 baud. Trova l’errore percentuale del baud rate reale (positivo se è troppo veloce).

fclk = 12 MHzvalore desiderato = 57600 Bd
e = %

3Soluzioni

1.Sistemi di numerazione

Risposta: U = 166

Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.

Inverti e aggiungi uno

90 = 0101 1010
invertito: 1010 0101
+1 → 1010 0110

Leggilo senza segno

1010 0110₂ = 256 − 90 = 166

Risposta

U = 166
2.Sistemi di numerazione

Risposta: N = −32768

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Valore più negativo

−215 = −32768

Risposta

N = −32768
3.Logica digitale: porte, mappe K e flip-flop

Risposta: L = 1

Algebra di Boole: le regole che semplificano le espressioni sono X + X′ = 1 e X·X′ = 0, X + X = X, l’assorbimento X + X·Y = X, la regola di combinazione X·Y + X·Y′ = X, X + X′Y = X + Y e il teorema del consenso XY + X′Z + YZ = XY + X′Z. Le leggi di De Morgan trasformano (X·Y)′ in X′ + Y′ e (X + Y)′ in X′·Y′. Una mappa di Karnaugh applica queste regole in forma grafica: ogni gruppo di due celle vicine è un uso di XY + XY′ = X.

Mintermini dell’espressione

AB′ → m(4, 5)
AC′ → m(4, 6)
AC → m(5, 7)
ABC00011110010001030214151716

Raggruppa e leggi

F = A

Conta i letterali

L = 1

Risposta

L = 1
4.Logica digitale: porte, mappe K e flip-flop

Risposta: N = 3

Mappe di Karnaugh: le celle sono ordinate in codice Gray (00, 01, 11, 10), quindi le celle vicine, comprese quelle attraverso i bordi, differiscono per esattamente una variabile. Raggruppa gli 1 in rettangoli di 1, 2, 4, 8 o 16 celle, i più grandi e il meno numerosi possibile, finché ogni 1 non è coperto. Ogni gruppo è un termine prodotto: le variabili che restano costanti al suo interno. Un gruppo di 2ᵏ celle perde k variabili. Le condizioni di indifferenza (X) possono servire a ingrandire i gruppi ma non devono mai essere coperte. Raggruppando invece gli 0 si ottiene la forma POS minima.

Implicanti primi

I gruppi più grandi che si possono formare con 1 e X.

BC′D′, A′C′D′, ACD′, ABD′, A′B′C′, ABC′, A′BCD
ABCD00011110000111101011030214051706112X13015X140809011110

Implicanti primi essenziali

ACD′, A′B′C′, A′BCD
N = 3

Risposta

N = 3
5.Acquisizione dati e campionamento

Risposta: M = 72 MB

Velocità dei dati: ogni canale fornisce fs campioni al secondo da N bit, quindi la velocità grezza è canali × fs × N bit/s. In memoria un campione occupa byte interi (un campione a 12 bit è memorizzato in 2 byte), quindi la memoria per una registrazione è canali × fs × byte per campione × tempo. Un ADC multiplexato converte i canali uno dopo l’altro: ogni conversione (con assestamento) richiede t, quindi un giro di n canali richiede n·t e ogni canale è campionato a 1/(n·t).

Byte per campione

⌈12/8⌉ = 2 B

Byte al secondo

2·5000·2 = 20000 B/s

Memoria

M = 20000·3600 = 7,2 × 10⁷ B = 72 MB

Risposta

M = 72 MB
6.Acquisizione dati e campionamento

Risposta: e = 0,1603 %

UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.

Divisore

D = 12·10⁶/(16·57600) = 13,02 → 13

Baud rate reale

12·10⁶/(16·13) = 57692 Bd

Errore

(57692 − 57600)/57600·100 = 0,1603 %

Risposta

e = 0,1603 %

Un errore sotto circa il 2 % di solito è accettabile.

ExamProblems · examproblems.com/courses/digital-electronics