Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.
Imposta i bit in modo che memorizzino −94 in complemento a due a 8 bit. Letto come numero senza segno, qual è il valore U dello schema?
Imposta i bit sul risultato a 8 bit di 1111 0000 >> 2. Qual è il valore R del risultato in decimale?
Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = 1, I₁ = C′, I₂ = C′, I₃ = C. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.
Un registro a scorrimento a 4 bit Q₃Q₂Q₁Q₀ contiene 1101. A ogni fronte di clock i bit scorrono di una posizione a destra (Q₃ → Q₂ → Q₁ → Q₀, Q₀ viene perso) e l’ingresso seriale entra in Q₃. L’ingresso seriale vale 1, 0, 0, 1, 1, 1, 0 nei 7 fronti. Dai lo stato finale Q = Q₃Q₂Q₁Q₀ come numero decimale.
Un ADC a 10 bit con campo d’ingresso da 0 a 2,5 V tronca: il suo codice di uscita è ⌊Vin/LSB⌋ con 1 LSB = VFSR/2ᴺ. Trova il codice di uscita decimale D per un ingresso di 1,082 V.
Un ADC a 10 bit invia ogni campione tramite UART a 38400 baud, formato 8E1 (bit di start, 8 bit di dati, parità pari, 1 bit di stop). Ogni campione è inviato come 2 byte interi e il collegamento è occupato in continuazione. Trova la frequenza massima del segnale fmax che può essere campionata senza aliasing, in Hz.
Risposta: U = 162
Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.
Risposta: R = 60
Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.
Scorrere a destra di 2 sposta ogni bit di 2 posizioni verso destra; i bit che escono dall’estremità destra sono persi ed entrano zeri a sinistra.
Risposta: N = 5
Multiplexer: un multiplexer 2ⁿ a 1 trasferisce all’uscita uno dei suoi ingressi dati; le linee di selezione, lette come numero binario, scelgono quale. Per un MUX 4 a 1 con selezioni S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Collegando gli ingressi dati a 0, 1, C o C′ il MUX realizza qualsiasi funzione di A, B e C, un modo comune di costruire una logica con un solo chip.
Risposta: Q = 7
Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.
Risposta: D = 443
Risoluzione dell’ADC: un convertitore a N bit divide il suo campo di fondo scala VFSR in 2ᴺ codici, da 0 a 2ᴺ − 1. Un passo è 1 LSB = VFSR/2ᴺ: la più piccola variazione che il convertitore può mostrare. Un ADC a troncamento dà il codice ⌊Vin/LSB⌋; un ADC ad arrotondamento non si discosta mai più di ½ LSB dal valore vero, il suo errore di quantizzazione. Ogni bit in più dimezza l’LSB e aggiunge circa 6 dB al rapporto segnale/rumore di quantizzazione ideale SQNR = 6,02·N + 1,76 dB per una sinusoide a fondo scala. Per ottenere una risoluzione r su un campo, scegli il più piccolo N con 2ᴺ ≥ campo/r.
In binario è 0110111011.
Risposta: fmax = 872,7 Hz
UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.
ExamProblems · examproblems.com/courses/digital-electronics