Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.
1Formule e metodi
Sistemi di numerazione
Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1
Logica digitale: porte, mappe K e flip-flop
Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati
Metodo
Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.
Acquisizione dati e campionamento
Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)
Metodo
Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.
2Esercizi
1.Sistemi di numerazioneMedia
Imposta i bit in modo che memorizzino −97 in complemento a due a 8 bit. Letto come numero senza segno, qual è il valore U dello schema?
N = −978 bit
U =
2.Sistemi di numerazioneDifficile
Imposta i bit sul risultato a 8 bit di 1101 1010 OR 1001 1001. Qual è il valore R del risultato in decimale?
1101 1010OR1001 1001
R =
3.Logica digitale: porte, mappe K e flip-flopMedia
Usa la mappa di Karnaugh per trovare la forma minima a somma di prodotti (SOP) di F(A, B, C, D) = Σm(0, 2, 7, 8, 11, 12, 13). Quanti letterali L contiene in totale (una variabile con apice conta come un letterale)?
F(A, B, C, D) = Σm(0, 2, 7, 8, 11, 12, 13)
L =
4.Logica digitale: porte, mappe K e flip-flopDifficile
Un contatore decimale (modulo 10) sincrono conta 0, 1, …, 9 e poi torna a 0. Parte da 7. Quale valore Q (in decimale) mostra dopo 14 impulsi di clock?
Q0 = 714N = 10
Q =
5.Acquisizione dati e campionamentoMedia
Un sensore misura pressione su un campo di 200 kPa e la sua uscita riempie tutto il campo d’ingresso di un ADC. La lettura deve risolvere 0,1 kPa. Trova il più piccolo numero di bit N necessario all’ADC.
campo = 200 kParisoluzione = 0,1 kPa
N =
6.Acquisizione dati e campionamentoDifficile
Un microcontrollore con clock a 16 MHz imposta il baud rate della UART come fclk/(16·D), con D un numero intero arrotondato al valore più vicino. Il valore desiderato è 4800 baud. Trova l’errore percentuale del baud rate reale (positivo se è troppo veloce).
fclk = 16 MHzvalore desiderato = 4800 Bd
e = %
3Soluzioni
1.Sistemi di numerazione
Risposta: U = 159
Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.
Inverti e aggiungi uno
97 = 0110 0001
invertito: 1001 1110
+1 → 1001 1111
Leggilo senza segno
1001 1111₂ = 256 − 97 = 159
Risposta
U = 159
2.Sistemi di numerazione
Risposta: R = 219
Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.
Bit per bit
OR dà 1 dove almeno un bit è 1.
1101 1010
OR 1001 1001
= 1101 1011
Valore del risultato
1101 1011₂ = 219
Risposta
R = 219
3.Logica digitale: porte, mappe K e flip-flop
Risposta: L = 17
Mappe di Karnaugh: le celle sono ordinate in codice Gray (00, 01, 11, 10), quindi le celle vicine, comprese quelle attraverso i bordi, differiscono per esattamente una variabile. Raggruppa gli 1 in rettangoli di 1, 2, 4, 8 o 16 celle, i più grandi e il meno numerosi possibile, finché ogni 1 non è coperto. Ogni gruppo è un termine prodotto: le variabili che restano costanti al suo interno. Un gruppo di 2ᵏ celle perde k variabili. Le condizioni di indifferenza (X) possono servire a ingrandire i gruppi ma non devono mai essere coperte. Raggruppando invece gli 0 si ottiene la forma POS minima.
Raggruppa gli 1
Ogni gruppo è un rettangolo di 2ᵏ celle; le celle di bordo sono vicine alle celle del bordo opposto.
B′C′D′
A′B′D′
ABC′
A′BCD
AB′CD
Forma SOP minima
F = B′C′D′ + A′B′D′ + ABC′ + A′BCD + AB′CD
L = 17
Risposta
L = 17
Esiste un altro raggruppamento della stessa dimensione; ha lo stesso numero di termini e di letterali.
4.Logica digitale: porte, mappe K e flip-flop
Risposta: Q = 1
Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.
Cicli completi
Ogni 10 impulsi riportano il contatore allo stesso stato.
14 = 1·10 + 4
Valore dopo gli impulsi rimanenti
Q = (7 + 4) mod 10 = 1
Q = 0001₂
Risposta
Q = 1
5.Acquisizione dati e campionamento
Risposta: N = 11
Risoluzione dell’ADC: un convertitore a N bit divide il suo campo di fondo scala VFSR in 2ᴺ codici, da 0 a 2ᴺ − 1. Un passo è 1 LSB = VFSR/2ᴺ: la più piccola variazione che il convertitore può mostrare. Un ADC a troncamento dà il codice ⌊Vin/LSB⌋; un ADC ad arrotondamento non si discosta mai più di ½ LSB dal valore vero, il suo errore di quantizzazione. Ogni bit in più dimezza l’LSB e aggiunge circa 6 dB al rapporto segnale/rumore di quantizzazione ideale SQNR = 6,02·N + 1,76 dB per una sinusoide a fondo scala. Per ottenere una risoluzione r su un campo, scegli il più piccolo N con 2ᴺ ≥ campo/r.
Passi necessari
200/0,1 = 2000
Bit
log₂(2000) = 10,97
210 = 1024 < 2000 ≤ 211 = 2048
N = 11
Risposta
N = 11
6.Acquisizione dati e campionamento
Risposta: e = 0,1603 %
UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.
Divisore
D = 16·10⁶/(16·4800) = 208,3 → 208
Baud rate reale
16·10⁶/(16·208) = 4808 Bd
Errore
(4808 − 4800)/4800·100 = 0,1603 %
Risposta
e = 0,1603 %
Un errore sotto circa il 2 % di solito è accettabile.