Elettronica digitale: pacchetto last-minute

Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.

Nuovi eserciziTorna al corso

Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.

1Formule e metodi

Sistemi di numerazione

Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1

Logica digitale: porte, mappe K e flip-flop

Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati

Metodo

  1. Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
  2. Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
  3. Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
  4. Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.

Acquisizione dati e campionamento

Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)

Metodo

  1. Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
  2. Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
  3. Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
  4. Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.

2Esercizi

1.Sistemi di numerazioneMedia
complemento a due a 8 bit0−12806403201608040201

Imposta i bit in modo che memorizzino −120 in complemento a due a 8 bit. Letto come numero senza segno, qual è il valore U dello schema?

N = −1208 bit
U =
2.Sistemi di numerazioneDifficile
4838 codici, b = ? bit?2ᵇ⁻¹…?4?2?1

Un sistema deve assegnare a ciascuno di 4838 elementi un proprio codice binario della stessa lunghezza. Qual è il numero minimo di bit b necessario?

4838
b = bit
3.Logica digitale: porte, mappe K e flip-flopMedia
MUX0I0​CI1​1I2​C′I3​ABS1​S0​F

Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = 0, I₁ = C, I₂ = 1, I₃ = C′. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.

I₀ = 0I₁ = CI₂ = 1I₃ = C′
N =
4.Logica digitale: porte, mappe K e flip-flopDifficile
CLKJK12345678

Un flip-flop JK sensibile al fronte di salita parte con Q = 0 e riceve gli ingressi mostrati. Clicca il primo fronte di clock in cui Q passa da 1 a 0.

Q₀ = 0JK
  1. 1fronte di clock 1
  2. 2fronte di clock 2
  3. 3fronte di clock 3
  4. 4fronte di clock 4
  5. 5fronte di clock 5
  6. 6fronte di clock 6
  7. 7fronte di clock 7
  8. 8fronte di clock 8
5.Acquisizione dati e campionamentoMedia
Vin​N = 16VFSR​2ᴺ − 101 LSB

Trova il rapporto segnale/rumore di quantizzazione ideale SQNR di un ADC a 16 bit per una sinusoide a fondo scala.

N = 16
SQNR = dB
6.Acquisizione dati e campionamentoDifficile
SD0​D1​D2​D3​D4​D5​D6​D7​PTb​11·Tb​38400 Bd, 8E1

Un ADC a 24 bit invia ogni campione tramite UART a 38400 baud, formato 8E1 (bit di start, 8 bit di dati, parità pari, 1 bit di stop). Ogni campione è inviato come 3 byte interi e il collegamento è occupato in continuazione. Trova la frequenza massima del segnale fmax che può essere campionata senza aliasing, in Hz.

baud = 38400 BdN = 248E1
fmax = Hz

3Soluzioni

1.Sistemi di numerazione

Risposta: U = 136

Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.

Inverti e aggiungi uno

120 = 0111 1000
invertito: 1000 0111
+1 → 1000 1000

Leggilo senza segno

1000 1000₂ = 256 − 120 = 136

Risposta

U = 136
2.Sistemi di numerazione

Risposta: b = 13 bit

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Potenze di due

212 = 4096 < 4838
213 = 8192 ≥ 4838

Risposta

b = 13
3.Logica digitale: porte, mappe K e flip-flop

Risposta: N = 4

Multiplexer: un multiplexer 2ⁿ a 1 trasferisce all’uscita uno dei suoi ingressi dati; le linee di selezione, lette come numero binario, scelgono quale. Per un MUX 4 a 1 con selezioni S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Collegando gli ingressi dati a 0, 1, C o C′ il MUX realizza qualsiasi funzione di A, B e C, un modo comune di costruire una logica con un solo chip.

Espressione dell’uscita

F = A′BC + AB′ + ABC′

Righe con F = 1

ABC = 011, 100, 101, 110
N = 4

Risposta

N = 4
4.Logica digitale: porte, mappe K e flip-flop

Risposta: fronte di clock 5

Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.

Q dopo ogni fronte

Un flip-flop JK: 00 mantiene, 01 azzera (Q = 0), 10 imposta (Q = 1), 11 commuta.

1: J = 0, K = 0 → Q = 0
2: J = 1, K = 1 → Q = 1
3: J = 1, K = 0 → Q = 1
4: J = 1, K = 0 → Q = 1
5: J = 1, K = 1 → Q = 0
6: J = 0, K = 0 → Q = 0
7: J = 1, K = 1 → Q = 1
8: J = 0, K = 1 → Q = 0

Prima variazione da 1 a 0

fronte di clock 5

Risposta

fronte di clock 5
5.Acquisizione dati e campionamento

Risposta: SQNR = 98,08 dB

Risoluzione dell’ADC: un convertitore a N bit divide il suo campo di fondo scala VFSR in 2ᴺ codici, da 0 a 2ᴺ − 1. Un passo è 1 LSB = VFSR/2ᴺ: la più piccola variazione che il convertitore può mostrare. Un ADC a troncamento dà il codice ⌊Vin/LSB⌋; un ADC ad arrotondamento non si discosta mai più di ½ LSB dal valore vero, il suo errore di quantizzazione. Ogni bit in più dimezza l’LSB e aggiunge circa 6 dB al rapporto segnale/rumore di quantizzazione ideale SQNR = 6,02·N + 1,76 dB per una sinusoide a fondo scala. Per ottenere una risoluzione r su un campo, scegli il più piccolo N con 2ᴺ ≥ campo/r.

SQNR ideale

SQNR = 6,02·16 + 1,76 = 98,08 dB

Risposta

SQNR = 98,08 dB
6.Acquisizione dati e campionamento

Risposta: fmax = 581,8 Hz

UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.

Bit per campione sulla linea

3·11 = 33 bit

Frequenza di campionamento massima

fs,max = 38400/33 = 1164 Hz

Limite di Nyquist

fmax = 1164/2 = 581,8 Hz

Risposta

fmax = 581,8 Hz

ExamProblems · examproblems.com/courses/digital-electronics