Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.
Scrivi −66 come sequenza a 8 bit in complemento a due. Leggi la sequenza come numero binario senza segno: qual è il suo valore U in decimale?
Qual è il più grande intero senza segno N che sta in 12 bit?
Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = C, I₁ = 0, I₂ = 1, I₃ = C′. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.
Un contatore decimale (modulo 10) sincrono conta 0, 1, …, 9 e poi torna a 0. Parte da 6. Quale valore Q (in decimale) mostra dopo 29 impulsi di clock?
Una sinusoide a 17 kHz è campionata a 20 kHz senza filtro anti-aliasing. A quale frequenza fa compare nei campioni? Esprimila in kHz.
Un multiplexer a 6 canali alimenta un solo ADC. Ogni conversione dura 2,5 µs e dopo ogni commutazione di canale l’ingresso richiede 0,5 µs per assestarsi. I canali sono scansionati a turno senza pause. Trova la frequenza di campionamento fs di ciascun canale, in kHz.
Risposta: U = 190
Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.
Risposta: N = 4095
Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.
Risposta: N = 4
Multiplexer: un multiplexer 2ⁿ a 1 trasferisce all’uscita uno dei suoi ingressi dati; le linee di selezione, lette come numero binario, scelgono quale. Per un MUX 4 a 1 con selezioni S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Collegando gli ingressi dati a 0, 1, C o C′ il MUX realizza qualsiasi funzione di A, B e C, un modo comune di costruire una logica con un solo chip.
Risposta: Q = 5
Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.
Ogni 10 impulsi riportano il contatore allo stesso stato.
Risposta: fa = 3 kHz
Campionamento: un ADC misura il segnale fs volte al secondo. Secondo il teorema di Nyquist–Shannon una frequenza f è acquisita correttamente solo finché f < fs/2, la frequenza di Nyquist (di ripiegamento), quindi la frequenza di campionamento deve superare il doppio della frequenza più alta del segnale. Una frequenza più alta non va persa: compare come alias a fa = |f − k·fs|, con il numero intero k che porta il risultato tra 0 e fs/2. I campioni non permettono di distinguere le due, quindi un filtro anti-aliasing analogico deve eliminare tutto ciò che sta sopra fs/2 prima dell’ADC.
La curva tratteggiata nella figura è l’alias: passa esattamente per gli stessi campioni.
Risposta: fs = 55,56 kHz
Velocità dei dati: ogni canale fornisce fs campioni al secondo da N bit, quindi la velocità grezza è canali × fs × N bit/s. In memoria un campione occupa byte interi (un campione a 12 bit è memorizzato in 2 byte), quindi la memoria per una registrazione è canali × fs × byte per campione × tempo. Un ADC multiplexato converte i canali uno dopo l’altro: ogni conversione (con assestamento) richiede t, quindi un giro di n canali richiede n·t e ogni canale è campionato a 1/(n·t).
ExamProblems · examproblems.com/courses/digital-electronics