Elettronica digitale: pacchetto last-minute

Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.

Nuovi esercizi Torna al corso

Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.

1Formule e metodi

Sistemi di numerazione

Pesi delle posizioni: binario 2^k, ottale 8^k, esadecimale 16^k
In decimale: Σ d_k·b^k
Da decimale: dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario: una cifra esadecimale = 4 bit
Complemento a due: inverti i bit e aggiungi 1

Logica digitale: porte, mappe K e flip-flop

Porte di base: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh: 00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle: perde k variabili
Multiplexer 4 a 1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori: n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; f_out = f_clk/N
Contatore asincrono (ripple): f_max = 1/(n·t_pd)
Contatori ad anello e Johnson: n e 2n stati

Metodo

Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.

Acquisizione dati e campionamento

Criterio di Nyquist: f_s > 2·f_max, f_N = f_s/2
Frequenza di alias: f_a = |f − k·f_s|, k = round(f/f_s)
Passo di quantizzazione: 1 LSB = V_FSR/2ᴺ
Errore di quantizzazione (arrotondamento): ±½ LSB
Codice di un ADC a troncamento: D = ⌊V_in/LSB⌋
Bit per una risoluzione r: 2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala: SQNR = 6,02·N + 1,76 dB
Velocità dei dati: canali × f_s × N bit/s
ADC multiplexato: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate: baud = f_clk/(16·D)

Metodo

Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
Nei problemi di campionamento confronta ogni frequenza con f_s/2; una frequenza più alta compare a f_a = |f − k·f_s|, con il multiplo di f_s più vicino.
Nei problemi di risoluzione trova 1 LSB = V_FSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.

2Esercizi

1.Sistemi di numerazioneMedia

Imposta i bit in modo che memorizzino −8 in complemento a due a 8 bit. Letto come numero senza segno, qual è il valore U dello schema?

N = −88 bit

U =

2.Sistemi di numerazioneDifficile

Imposta i bit sul risultato a 8 bit di 1010 0010 >> 1. Qual è il valore R del risultato in decimale?

1010 0010>> 1

R =

3.Logica digitale: porte, mappe K e flip-flopMedia

Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = C, I₁ = 0, I₂ = 1, I₃ = C. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.

I₀ = CI₁ = 0I₂ = 1I₃ = C

N =

4.Logica digitale: porte, mappe K e flip-flopDifficile

Un flip-flop JK sensibile al fronte di salita parte con Q = 0 e riceve gli ingressi mostrati. Clicca il primo fronte di clock in cui Q passa da 1 a 0.

Q₀ = 0JK

1fronte di clock 1
2fronte di clock 2
3fronte di clock 3
4fronte di clock 4
5fronte di clock 5
6fronte di clock 6
7fronte di clock 7
8fronte di clock 8

5.Acquisizione dati e campionamentoMedia

Un ADC a 12 bit con campo d’ingresso da 0 a 10 V tronca: il suo codice di uscita è ⌊V_in/LSB⌋ con 1 LSB = V_FSR/2ᴺ. Trova il codice di uscita decimale D per un ingresso di 6,925 V.

N = 12V_FSR = 10 VV_in = 6,925 V

D =

6.Acquisizione dati e campionamentoDifficile

Una misura audio richiede un rapporto segnale/rumore di quantizzazione ideale di almeno 96 dB per una sinusoide a fondo scala. Trova il più piccolo numero di bit dell’ADC N.

SQNR ≥ 96 dB

N =

3Soluzioni

1.Sistemi di numerazione

Risposta: U = 248

Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.

Inverti e aggiungi uno

8 = 0000 1000

invertito: 1111 0111

+1 → 1111 1000

Leggilo senza segno

1111 1000₂ = 256 − 8 = 248

Risposta

U = 248

2.Sistemi di numerazione

Risposta: R = 81

Bit per bit

Scorrere a destra di 1 sposta ogni bit di 1 posizioni verso destra; i bit che escono dall’estremità destra sono persi ed entrano zeri a sinistra.

1010 0010 >> 1

= 0101 0001

Valore del risultato

0101 0001₂ = 81

Risposta

R = 81

3.Logica digitale: porte, mappe K e flip-flop

Risposta: N = 4

Multiplexer: un multiplexer 2ⁿ a 1 trasferisce all’uscita uno dei suoi ingressi dati; le linee di selezione, lette come numero binario, scelgono quale. Per un MUX 4 a 1 con selezioni S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Collegando gli ingressi dati a 0, 1, C o C′ il MUX realizza qualsiasi funzione di A, B e C, un modo comune di costruire una logica con un solo chip.

Espressione dell’uscita

F = A′B′C + AB′ + ABC

Righe con F = 1

ABC = 001, 100, 101, 111

N = 4

Risposta

N = 4

4.Logica digitale: porte, mappe K e flip-flop

Risposta: fronte di clock 3

Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza f_clk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.

Q dopo ogni fronte

Un flip-flop JK: 00 mantiene, 01 azzera (Q = 0), 10 imposta (Q = 1), 11 commuta.

1: J = 1, K = 0 → Q = 1

2: J = 1, K = 0 → Q = 1

3: J = 0, K = 1 → Q = 0

4: J = 0, K = 1 → Q = 0

5: J = 1, K = 1 → Q = 1

6: J = 0, K = 1 → Q = 0

7: J = 1, K = 0 → Q = 1

8: J = 1, K = 1 → Q = 0

Prima variazione da 1 a 0

fronte di clock 3

Risposta

fronte di clock 3

5.Acquisizione dati e campionamento

Risposta: D = 2836

Risoluzione dell’ADC: un convertitore a N bit divide il suo campo di fondo scala V_FSR in 2ᴺ codici, da 0 a 2ᴺ − 1. Un passo è 1 LSB = V_FSR/2ᴺ: la più piccola variazione che il convertitore può mostrare. Un ADC a troncamento dà il codice ⌊V_in/LSB⌋; un ADC ad arrotondamento non si discosta mai più di ½ LSB dal valore vero, il suo errore di quantizzazione. Ogni bit in più dimezza l’LSB e aggiunge circa 6 dB al rapporto segnale/rumore di quantizzazione ideale SQNR = 6,02·N + 1,76 dB per una sinusoide a fondo scala. Per ottenere una risoluzione r su un campo, scegli il più piccolo N con 2ᴺ ≥ campo/r.

Passo di quantizzazione

1 LSB = 10/2¹² = 2,441 mV

Codice

V_in/LSB = 6925/2,441 = 2836

codice = ⌊2836⌋ = 2836

Risposta

D = 2836

In binario è 101100010100.

6.Acquisizione dati e campionamento

Risposta: N = 16

Risolvi per N

N ≥ (96 − 1,76)/6,02 = 15,65

Arrotonda per eccesso

N = 16

verifica: 6,02·16 + 1,76 = 98,08 dB ≥ 96 dB

Risposta

N = 16

ExamProblems · examproblems.com/courses/digital-electronics