Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.
1Formule e metodi
Sistemi di numerazione
Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1
Logica digitale: porte, mappe K e flip-flop
Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati
Metodo
Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.
Acquisizione dati e campionamento
Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)
Metodo
Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.
2Esercizi
1.Sistemi di numerazioneMedia
La sequenza a 8 bit 1111 1001 memorizza un intero con segno in complemento a due. Qual è il suo valore N in decimale?
1111 10018 bit
N =
2.Sistemi di numerazioneDifficile
Imposta i bit sul risultato a 8 bit di 1111 0100 XOR 1011 1011. Qual è il valore R del risultato in decimale?
1111 0100XOR1011 1011
R =
3.Logica digitale: porte, mappe K e flip-flopMedia
Usa la mappa di Karnaugh per trovare la forma minima a prodotto di somme (POS) di F(A, B, C, D) = Σm(0, 3, 6, 10, 11, 12, 13). Quanti termini somma (fattori) N ha?
F(A, B, C, D) = Σm(0, 3, 6, 10, 11, 12, 13)
N =
4.Logica digitale: porte, mappe K e flip-flopDifficile
Un registro a scorrimento a 4 bit Q₃Q₂Q₁Q₀ contiene 1001. A ogni fronte di clock i bit scorrono di una posizione a destra (Q₃ → Q₂ → Q₁ → Q₀, Q₀ viene perso) e l’ingresso seriale entra in Q₃. L’ingresso seriale vale 1, 1, 0, 1 nei 4 fronti. Dai lo stato finale Q = Q₃Q₂Q₁Q₀ come numero decimale.
Q₃Q₂Q₁Q₀ = 10011, 1, 0, 1
Q =
5.Acquisizione dati e campionamentoMedia
Un registratore campiona 8 canali a 5 kHz ciascuno con un ADC a 16 bit. Ogni campione è memorizzato in byte interi. Trova la memoria M necessaria per una registrazione di 15 min, in MB (1 MB = 10⁶ byte).
n = 8fs = 5 kHzN = 16t = 15 min
M = MB
6.Acquisizione dati e campionamentoDifficile
Un microcontrollore con clock a 8 MHz imposta il baud rate della UART come fclk/(16·D), con D un numero intero arrotondato al valore più vicino. Il valore desiderato è 115200 baud. Trova l’errore percentuale del baud rate reale (positivo se è troppo veloce).
fclk = 8 MHzvalore desiderato = 115200 Bd
e = %
3Soluzioni
1.Sistemi di numerazione
Risposta: N = −7
Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.
Somma i pesi
Gli altri bit mantengono i loro normali valori positivi.
−128 + 64 + 32 + 16 + 8 + 1 = −7
Risposta
N = −7
2.Sistemi di numerazione
Risposta: R = 79
Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.
Bit per bit
XOR dà 1 dove i due bit sono diversi.
1111 0100
XOR 1011 1011
= 0100 1111
Valore del risultato
0100 1111₂ = 79
Risposta
R = 79
3.Logica digitale: porte, mappe K e flip-flop
Risposta: N = 6
Mappe di Karnaugh: le celle sono ordinate in codice Gray (00, 01, 11, 10), quindi le celle vicine, comprese quelle attraverso i bordi, differiscono per esattamente una variabile. Raggruppa gli 1 in rettangoli di 1, 2, 4, 8 o 16 celle, i più grandi e il meno numerosi possibile, finché ogni 1 non è coperto. Ogni gruppo è un termine prodotto: le variabili che restano costanti al suo interno. Un gruppo di 2ᵏ celle perde k variabili. Le condizioni di indifferenza (X) possono servire a ingrandire i gruppi ma non devono mai essere coperte. Raggruppando invece gli 0 si ottiene la forma POS minima.
Raggruppa gli 0
Ogni gruppo è un rettangolo di 2ᵏ celle; le celle di bordo sono vicine alle celle del bordo opposto.
(B + C + D′)
(B′ + C′ + D′)
(A + B′ + C)
(A′ + B + C)
(A′ + B′ + C′)
(A + B + C′ + D)
Forma POS minima
F = (B + C + D′)(B′ + C′ + D′)(A + B′ + C)(A′ + B + C)(A′ + B′ + C′)(A + B + C′ + D)
N = 6
Risposta
N = 6
Esiste un altro raggruppamento della stessa dimensione; ha lo stesso numero di termini e di letterali.
4.Logica digitale: porte, mappe K e flip-flop
Risposta: Q = 11
Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.
Stato dopo ogni fronte
1001 → 1100 → 1110 → 0111 → 1011
Valore decimale
1011₂ = 11
Risposta
Q = 11
5.Acquisizione dati e campionamento
Risposta: M = 72 MB
Velocità dei dati: ogni canale fornisce fs campioni al secondo da N bit, quindi la velocità grezza è canali × fs × N bit/s. In memoria un campione occupa byte interi (un campione a 12 bit è memorizzato in 2 byte), quindi la memoria per una registrazione è canali × fs × byte per campione × tempo. Un ADC multiplexato converte i canali uno dopo l’altro: ogni conversione (con assestamento) richiede t, quindi un giro di n canali richiede n·t e ogni canale è campionato a 1/(n·t).
Byte per campione
⌈16/8⌉ = 2 B
Byte al secondo
8·5000·2 = 80000 B/s
Memoria
M = 80000·900 = 7,2 × 10⁷ B = 72 MB
Risposta
M = 72 MB
6.Acquisizione dati e campionamento
Risposta: e = 8,507 %
UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.
Divisore
D = 8·10⁶/(16·115200) = 4,34 → 4
Baud rate reale
8·10⁶/(16·4) = 125000 Bd
Errore
(125000 − 115200)/115200·100 = 8,507 %
Risposta
e = 8,507 %
Un errore sopra circa il 2 % rende il collegamento inaffidabile: scegli un altro clock o un altro baud rate.