Elettronica digitale: pacchetto last-minute

Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.

Nuovi eserciziTorna al corso

Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.

1Formule e metodi

Sistemi di numerazione

Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1

Logica digitale: porte, mappe K e flip-flop

Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati

Metodo

  1. Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
  2. Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
  3. Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
  4. Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.

Acquisizione dati e campionamento

Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)

Metodo

  1. Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
  2. Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
  3. Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
  4. Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.

2Esercizi

1.Sistemi di numerazioneMedia
complemento a due a 8 bit?−128?64?32?16?8?4?2?1

Scrivi −39 come sequenza a 8 bit in complemento a due. Leggi la sequenza come numero binario senza segno: qual è il suo valore U in decimale?

N = −398 bit
U =
2.Sistemi di numerazioneDifficile
clicca i bit per impostarli012806403201608040201

Imposta i bit sul risultato a 8 bit di 0100 1010 XOR 0011 0110. Qual è il valore R del risultato in decimale?

0100 1010XOR0011 0110
R =
3.Logica digitale: porte, mappe K e flip-flopMedia
MUXC′I0​1I1​C′I2​CI3​ABS1​S0​F

Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = C′, I₁ = 1, I₂ = C′, I₃ = C. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.

I₀ = C′I₁ = 1I₂ = C′I₃ = C
N =
4.Logica digitale: porte, mappe K e flip-flopDifficile
ABCD0001111000011110X011131214051716012113115114X809111110

Trova la forma SOP minima di F(A, B, C, D) = Σm(1, 2, 3, 4, 6, 7, 10, 11, 13, 14, 15) + d(0, 8), dove d indica le condizioni di indifferenza. Quanti letterali L contiene?

F(A, B, C, D) = Σm(1, 2, 3, 4, 6, 7, 10, 11, 13, 14, 15) + d(0, 8)
L =
5.Acquisizione dati e campionamentoMedia
Vin​N = 6VFSR​2ᴺ − 101 LSB

Trova il rapporto segnale/rumore di quantizzazione ideale SQNR di un ADC a 6 bit per una sinusoide a fondo scala.

N = 6
SQNR = dB
6.Acquisizione dati e campionamentoDifficile
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​12 MHz / (16·D)

Un microcontrollore con clock a 12 MHz imposta il baud rate della UART come fclk/(16·D), con D un numero intero arrotondato al valore più vicino. Il valore desiderato è 2400 baud. Trova l’errore percentuale del baud rate reale (positivo se è troppo veloce).

fclk = 12 MHzvalore desiderato = 2400 Bd
e = %

3Soluzioni

1.Sistemi di numerazione

Risposta: U = 217

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Inverti e aggiungi uno

39 = 0010 0111
invertito: 1101 1000
+1 → 1101 1001

Leggilo senza segno

1101 1001₂ = 256 − 39 = 217

Risposta

U = 217
2.Sistemi di numerazione

Risposta: R = 124

Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.

Bit per bit

XOR dà 1 dove i due bit sono diversi.

0100 1010
XOR 0011 0110
= 0111 1100

Valore del risultato

0111 1100₂ = 124

Risposta

R = 124
3.Logica digitale: porte, mappe K e flip-flop

Risposta: N = 5

Multiplexer: un multiplexer 2ⁿ a 1 trasferisce all’uscita uno dei suoi ingressi dati; le linee di selezione, lette come numero binario, scelgono quale. Per un MUX 4 a 1 con selezioni S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Collegando gli ingressi dati a 0, 1, C o C′ il MUX realizza qualsiasi funzione di A, B e C, un modo comune di costruire una logica con un solo chip.

Espressione dell’uscita

F = A′B′C′ + A′B + AB′C′ + ABC

Righe con F = 1

ABC = 000, 010, 011, 100, 111
N = 5

Risposta

N = 5
4.Logica digitale: porte, mappe K e flip-flop

Risposta: L = 8

Mappe di Karnaugh: le celle sono ordinate in codice Gray (00, 01, 11, 10), quindi le celle vicine, comprese quelle attraverso i bordi, differiscono per esattamente una variabile. Raggruppa gli 1 in rettangoli di 1, 2, 4, 8 o 16 celle, i più grandi e il meno numerosi possibile, finché ogni 1 non è coperto. Ogni gruppo è un termine prodotto: le variabili che restano costanti al suo interno. Un gruppo di 2ᵏ celle perde k variabili. Le condizioni di indifferenza (X) possono servire a ingrandire i gruppi ma non devono mai essere coperte. Raggruppando invece gli 0 si ottiene la forma POS minima.

Implicanti primi

I gruppi più grandi che si possono formare con 1 e X.

C, B′D′, A′D′, A′B′, ABD
ABCD0001111000011110X011131214051716012113115114X809111110

Copertura minima

F = C + A′D′ + A′B′ + ABD
L = 8

Risposta

L = 8
5.Acquisizione dati e campionamento

Risposta: SQNR = 37,88 dB

Risoluzione dell’ADC: un convertitore a N bit divide il suo campo di fondo scala VFSR in 2ᴺ codici, da 0 a 2ᴺ − 1. Un passo è 1 LSB = VFSR/2ᴺ: la più piccola variazione che il convertitore può mostrare. Un ADC a troncamento dà il codice ⌊Vin/LSB⌋; un ADC ad arrotondamento non si discosta mai più di ½ LSB dal valore vero, il suo errore di quantizzazione. Ogni bit in più dimezza l’LSB e aggiunge circa 6 dB al rapporto segnale/rumore di quantizzazione ideale SQNR = 6,02·N + 1,76 dB per una sinusoide a fondo scala. Per ottenere una risoluzione r su un campo, scegli il più piccolo N con 2ᴺ ≥ campo/r.

SQNR ideale

SQNR = 6,02·6 + 1,76 = 37,88 dB

Risposta

SQNR = 37,88 dB
6.Acquisizione dati e campionamento

Risposta: e = −0,1597 %

UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.

Divisore

D = 12·10⁶/(16·2400) = 312,5 → 313

Baud rate reale

12·10⁶/(16·313) = 2396 Bd

Errore

(2396 − 2400)/2400·100 = −0,1597 %

Risposta

e = −0,1597 %

Un errore sotto circa il 2 % di solito è accettabile.

ExamProblems · examproblems.com/courses/digital-electronics