Elettronica digitale: pacchetto last-minute

Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.

Nuovi eserciziTorna al corso

Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.

1Formule e metodi

Sistemi di numerazione

Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1

Logica digitale: porte, mappe K e flip-flop

Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati

Metodo

  1. Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
  2. Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
  3. Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
  4. Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.

Acquisizione dati e campionamento

Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)

Metodo

  1. Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
  2. Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
  3. Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
  4. Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.

2Esercizi

1.Sistemi di numerazioneMedia
pesi nel complemento a due1−12806403211608140201

La sequenza a 8 bit 1001 0100 memorizza un intero con segno in complemento a due. Qual è il suo valore N in decimale?

1001 01008 bit
N =
2.Sistemi di numerazioneDifficile
clicca i bit per impostarli012806403201608040201

Imposta i bit sul risultato a 8 bit di 0001 1010 XOR 1111 0010. Qual è il valore R del risultato in decimale?

0001 1010XOR1111 0010
R =
3.Logica digitale: porte, mappe K e flip-flopMedia
MUXC′I0​1I1​C′I2​1I3​ABS1​S0​F

Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = C′, I₁ = 1, I₂ = C′, I₃ = 1. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.

I₀ = C′I₁ = 1I₂ = C′I₃ = 1
N =
4.Logica digitale: porte, mappe K e flip-flopDifficile
DQ3​Q3​DQ2​Q2​DQ1​Q1​DQ0​Q0​CLKRING

Un contatore ad anello a 4 bit Q₃Q₂Q₁Q₀ parte da 1010. A ogni fronte di clock i bit scorrono di una posizione a destra (Q₃ → Q₂ → Q₁ → Q₀) e Q₃ riceve Q₀. Dai lo stato Q = Q₃Q₂Q₁Q₀ come numero decimale dopo 10 fronti di clock.

Q₃Q₂Q₁Q₀ = 101010
Q =
5.Acquisizione dati e campionamentoMedia
124⋮4 ch∿01N = 101 kHz? MB

Un registratore campiona 4 canali a 1 kHz ciascuno con un ADC a 10 bit. Ogni campione è memorizzato in byte interi. Trova la memoria M necessaria per una registrazione di 30 min, in MB (1 MB = 10⁶ byte).

n = 4fs = 1 kHzN = 10t = 30 min
M = MB
6.Acquisizione dati e campionamentoDifficile
f0fs​/2fs​240 Hz5f₁?

Un’onda quadra a 240 Hz è campionata a 1 kHz senza filtro anti-aliasing. Un’onda quadra contiene le armoniche dispari 3f₁, 5f₁, 7f₁, … A quale frequenza fa compare nei dati campionati la sua armonica 5f₁? Esprimila in Hz.

f₁ = 240 Hzfs = 1 kHzarmonica: 5f₁
fa = Hz

3Soluzioni

1.Sistemi di numerazione

Risposta: N = −108

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Somma i pesi

Gli altri bit mantengono i loro normali valori positivi.

−128 + 16 + 4 = −108

Risposta

N = −108
2.Sistemi di numerazione

Risposta: R = 232

Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.

Bit per bit

XOR dà 1 dove i due bit sono diversi.

0001 1010
XOR 1111 0010
= 1110 1000

Valore del risultato

1110 1000₂ = 232

Risposta

R = 232
3.Logica digitale: porte, mappe K e flip-flop

Risposta: N = 6

Multiplexer: un multiplexer 2ⁿ a 1 trasferisce all’uscita uno dei suoi ingressi dati; le linee di selezione, lette come numero binario, scelgono quale. Per un MUX 4 a 1 con selezioni S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Collegando gli ingressi dati a 0, 1, C o C′ il MUX realizza qualsiasi funzione di A, B e C, un modo comune di costruire una logica con un solo chip.

Espressione dell’uscita

F = A′B′C′ + A′B + AB′C′ + AB

Righe con F = 1

ABC = 000, 010, 011, 100, 110, 111
N = 6

Risposta

N = 6
4.Logica digitale: porte, mappe K e flip-flop

Risposta: Q = 10

Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.

Stato dopo ogni fronte

1010 → 0101 → 1010 → 0101 → 1010 → 0101 → 1010 → 0101 → 1010 → 0101 → 1010

Valore decimale

1010₂ = 10

Risposta

Q = 10
5.Acquisizione dati e campionamento

Risposta: M = 14,4 MB

Velocità dei dati: ogni canale fornisce fs campioni al secondo da N bit, quindi la velocità grezza è canali × fs × N bit/s. In memoria un campione occupa byte interi (un campione a 12 bit è memorizzato in 2 byte), quindi la memoria per una registrazione è canali × fs × byte per campione × tempo. Un ADC multiplexato converte i canali uno dopo l’altro: ogni conversione (con assestamento) richiede t, quindi un giro di n canali richiede n·t e ogni canale è campionato a 1/(n·t).

Byte per campione

⌈10/8⌉ = 2 B

Byte al secondo

4·1000·2 = 8000 B/s

Memoria

M = 8000·1800 = 1,44 × 10⁷ B = 14,4 MB

Risposta

M = 14,4 MB
6.Acquisizione dati e campionamento

Risposta: fa = 200 Hz

Campionamento: un ADC misura il segnale fs volte al secondo. Secondo il teorema di Nyquist–Shannon una frequenza f è acquisita correttamente solo finché f < fs/2, la frequenza di Nyquist (di ripiegamento), quindi la frequenza di campionamento deve superare il doppio della frequenza più alta del segnale. Una frequenza più alta non va persa: compare come alias a fa = |f − k·fs|, con il numero intero k che porta il risultato tra 0 e fs/2. I campioni non permettono di distinguere le due, quindi un filtro anti-aliasing analogico deve eliminare tutto ciò che sta sopra fs/2 prima dell’ADC.

Frequenza dell’armonica

5f₁ = 5·240 Hz = 1,2 kHz

Multiplo più vicino della frequenza di campionamento

m = round(1,2) = 1

Frequenza di alias

fa = |1200 − 1·1000| = 200 Hz

Risposta

fa = 200 Hz

L’alias cade dentro la banda del segnale, dove nessun filtro digitale può rimuoverlo. Aiuta solo un filtro analogico prima dell’ADC.

ExamProblems · examproblems.com/courses/digital-electronics