Elettronica digitale: pacchetto last-minute

Formulari, i passaggi chiave del metodo per ogni argomento e 6 esercizi, con le soluzioni complete in fondo.

Nuovi eserciziTorna al corso

Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.

1Formule e metodi

Sistemi di numerazione

Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1

Logica digitale: porte, mappe K e flip-flop

Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati

Metodo

  1. Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
  2. Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
  3. Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
  4. Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.

Acquisizione dati e campionamento

Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)

Metodo

  1. Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
  2. Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
  3. Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
  4. Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.

2Esercizi

1.Sistemi di numerazioneMedia
pesi nel complemento a due1−12816413211618040211

La sequenza a 8 bit 1111 1001 memorizza un intero con segno in complemento a due. Qual è il suo valore N in decimale?

1111 10018 bit
N =
2.Sistemi di numerazioneDifficile
1185 codici, b = ? bit?2ᵇ⁻¹…?4?2?1

Un sistema deve assegnare a ciascuno di 1185 elementi un proprio codice binario della stessa lunghezza. Qual è il numero minimo di bit b necessario?

1185
b = bit
3.Logica digitale: porte, mappe K e flip-flopMedia
MUX0I0​1I1​C′I2​CI3​ABS1​S0​F

Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = 0, I₁ = 1, I₂ = C′, I₃ = C. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.

I₀ = 0I₁ = 1I₂ = C′I₃ = C
N =
4.Logica digitale: porte, mappe K e flip-flopDifficile
TQ0​Q0​TQ1​Q1​TQ2​Q2​CLKUP

Un contatore binario progressivo a 3 bit parte da 6 (decimale, Q = 110). Quale valore Q (in decimale) mostra dopo 19 impulsi di clock?

Q0 = 619n = 3
Q =
5.Acquisizione dati e campionamentoMedia
Vin​N = 12VFSR​2ᴺ − 101 LSB

Trova il rapporto segnale/rumore di quantizzazione ideale SQNR di un ADC a 12 bit per una sinusoide a fondo scala.

N = 12
SQNR = dB
6.Acquisizione dati e campionamentoDifficile
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​1 MHz / (16·D)

Un microcontrollore con clock a 1 MHz imposta il baud rate della UART come fclk/(16·D), con D un numero intero arrotondato al valore più vicino. Il valore desiderato è 9600 baud. Trova l’errore percentuale del baud rate reale (positivo se è troppo veloce).

fclk = 1 MHzvalore desiderato = 9600 Bd
e = %

3Soluzioni

1.Sistemi di numerazione

Risposta: N = −7

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Somma i pesi

Gli altri bit mantengono i loro normali valori positivi.

−128 + 64 + 32 + 16 + 8 + 1 = −7

Risposta

N = −7
2.Sistemi di numerazione

Risposta: b = 11 bit

Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.

Potenze di due

210 = 1024 < 1185
211 = 2048 ≥ 1185

Risposta

b = 11
3.Logica digitale: porte, mappe K e flip-flop

Risposta: N = 4

Multiplexer: un multiplexer 2ⁿ a 1 trasferisce all’uscita uno dei suoi ingressi dati; le linee di selezione, lette come numero binario, scelgono quale. Per un MUX 4 a 1 con selezioni S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Collegando gli ingressi dati a 0, 1, C o C′ il MUX realizza qualsiasi funzione di A, B e C, un modo comune di costruire una logica con un solo chip.

Espressione dell’uscita

F = A′B + AB′C′ + ABC

Righe con F = 1

ABC = 010, 011, 100, 111
N = 4

Risposta

N = 4
4.Logica digitale: porte, mappe K e flip-flop

Risposta: Q = 1

Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.

Cicli completi

Ogni 8 impulsi riportano il contatore allo stesso stato.

19 = 2·8 + 3

Valore dopo gli impulsi rimanenti

Q = (6 + 3) mod 8 = 1
Q = 001₂

Risposta

Q = 1
5.Acquisizione dati e campionamento

Risposta: SQNR = 74 dB

Risoluzione dell’ADC: un convertitore a N bit divide il suo campo di fondo scala VFSR in 2ᴺ codici, da 0 a 2ᴺ − 1. Un passo è 1 LSB = VFSR/2ᴺ: la più piccola variazione che il convertitore può mostrare. Un ADC a troncamento dà il codice ⌊Vin/LSB⌋; un ADC ad arrotondamento non si discosta mai più di ½ LSB dal valore vero, il suo errore di quantizzazione. Ogni bit in più dimezza l’LSB e aggiunge circa 6 dB al rapporto segnale/rumore di quantizzazione ideale SQNR = 6,02·N + 1,76 dB per una sinusoide a fondo scala. Per ottenere una risoluzione r su un campo, scegli il più piccolo N con 2ᴺ ≥ campo/r.

SQNR ideale

SQNR = 6,02·12 + 1,76 = 74 dB

Risposta

SQNR = 74 dB
6.Acquisizione dati e campionamento

Risposta: e = −6,994 %

UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.

Divisore

D = 1·10⁶/(16·9600) = 6,51 → 7

Baud rate reale

1·10⁶/(16·7) = 8929 Bd

Errore

(8929 − 9600)/9600·100 = −6,994 %

Risposta

e = −6,994 %

Un errore sopra circa il 2 % rende il collegamento inaffidabile: scegli un altro clock o un altro baud rate.

ExamProblems · examproblems.com/courses/digital-electronics