Nella finestra di stampa scegli “Salva come PDF” per conservarne una copia sul tuo dispositivo.
1Formule e metodi
Sistemi di numerazione
Pesi delle posizioni
binario 2k, ottale 8k, esadecimale 16k
In decimale
Σ dk·bk
Da decimale
dividi per la base e leggi i resti dal basso verso l’alto
Esadecimale ↔ binario
una cifra esadecimale = 4 bit
Complemento a due
inverti i bit e aggiungi 1
Logica digitale: porte, mappe K e flip-flop
Porte di base
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regole booleane
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordine della mappa di Karnaugh
00, 01, 11, 10 (Gray code)
Gruppo di 2ᵏ celle
perde k variabili
Multiplexer 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contatori
n bit: 2ⁿ stati; mod N: n minimo con 2ⁿ ≥ N; fout = fclk/N
Contatore asincrono (ripple)
fmax = 1/(n·tpd)
Contatori ad anello e Johnson
n e 2n stati
Metodo
Per un circuito, procedi dagli ingressi all’uscita una porta alla volta e scrivi il valore su ogni filo, oppure scrivi la sua espressione e compila la tabella di verità.
Per la semplificazione, riporta gli 1 (e le condizioni di indifferenza come X) in una mappa di Karnaugh con righe e colonne in codice Gray: 00, 01, 11, 10.
Copri gli 1 con il minor numero possibile di gruppi, i più grandi possibile, di 1, 2, 4, 8 o 16 celle, richiudendoli sui bordi; ogni gruppo è un termine prodotto formato dalle variabili che restano costanti. Raggruppa gli 0 per la forma POS.
Per flip-flop e contatori, leggi gli ingressi a ogni fronte attivo del clock, scrivi lo stato dopo ogni fronte e ricorda che un contatore a n bit ricomincia da capo dopo 2ⁿ stati.
Acquisizione dati e campionamento
Criterio di Nyquist
fs > 2·fmax, fN = fs/2
Frequenza di alias
fa = |f − k·fs|, k = round(f/fs)
Passo di quantizzazione
1 LSB = VFSR/2ᴺ
Errore di quantizzazione (arrotondamento)
±½ LSB
Codice di un ADC a troncamento
D = ⌊Vin/LSB⌋
Bit per una risoluzione r
2ᴺ ≥ span/r
SQNR ideale, sinusoide a fondo scala
SQNR = 6,02·N + 1,76 dB
Velocità dei dati
canali × fs × N bit/s
ADC multiplexato
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Divisore del baud rate
baud = fclk/(16·D)
Metodo
Scrivi i dati: frequenza di campionamento, frequenze del segnale, numero di bit, campo d’ingresso, baud rate.
Nei problemi di campionamento confronta ogni frequenza con fs/2; una frequenza più alta compare a fa = |f − k·fs|, con il multiplo di fs più vicino.
Nei problemi di risoluzione trova 1 LSB = VFSR/2ᴺ, oppure il più piccolo N con 2ᴺ ≥ campo/risoluzione.
Per velocità dei dati e collegamenti UART conta tutto ciò che viene inviato: canali, campioni al secondo, bit o byte interi per campione, e i bit di start, parità e stop di ogni frame.
2Esercizi
1.Sistemi di numerazioneMedia
Scrivi −28 come sequenza a 8 bit in complemento a due. Leggi la sequenza come numero binario senza segno: qual è il suo valore U in decimale?
N = −288 bit
U =
2.Sistemi di numerazioneDifficile
Imposta i bit sul risultato a 8 bit di 1001 0101 << 2. Qual è il valore R del risultato in decimale?
1001 0101<< 2
R =
3.Logica digitale: porte, mappe K e flip-flopMedia
Usa la mappa di Karnaugh per trovare la forma minima a somma di prodotti (SOP) di F(A, B, C, D) = Σm(0, 1, 6, 8, 10, 11, 15). Quanti letterali L contiene in totale (una variabile con apice conta come un letterale)?
F(A, B, C, D) = Σm(0, 1, 6, 8, 10, 11, 15)
L =
4.Logica digitale: porte, mappe K e flip-flopDifficile
Un contatore asincrono (ripple) a 8 bit è costruito con flip-flop ciascuno con un ritardo di propagazione di 20 ns. Tutte le uscite devono essersi stabilizzate prima del fronte di clock successivo. Trova la frequenza di clock massima fmax.
n = 8tpd = 20 ns
fmax = MHz
5.Acquisizione dati e campionamentoMedia
Una UART invia byte a 4800 baud nel formato 8E1: 8 bit di dati, un bit di parità pari e 1 bit di stop, più il bit di start. Trova il massimo numero di byte di dati al secondo che può trasferire.
baud = 4800 Bd8E1
RB = B/s
6.Acquisizione dati e campionamentoDifficile
Un microcontrollore con clock a 16 MHz imposta il baud rate della UART come fclk/(16·D), con D un numero intero arrotondato al valore più vicino. Il valore desiderato è 38400 baud. Trova l’errore percentuale del baud rate reale (positivo se è troppo veloce).
fclk = 16 MHzvalore desiderato = 38400 Bd
e = %
3Soluzioni
1.Sistemi di numerazione
Risposta: U = 228
Sistemi di numerazione posizionali: ogni cifra vale il suo valore per una potenza della base. In binario le posizioni valgono 1, 2, 4, 8, 16, …; in esadecimale 1, 16, 256, …, con A–F per 10–15. Nel complemento a due a 8 bit il bit più a sinistra vale −128 invece di +128: così si memorizzano i numeri negativi.
Inverti e aggiungi uno
28 = 0001 1100
invertito: 1110 0011
+1 → 1110 0100
Leggilo senza segno
1110 0100₂ = 256 − 28 = 228
Risposta
U = 228
2.Sistemi di numerazione
Risposta: R = 84
Impostare i bit: ogni bit vale una potenza di due (128, 64, …, 1). Una cifra esadecimale è esattamente quattro bit, e nel complemento a due a 8 bit il bit più a sinistra vale −128. Le operazioni bit a bit lavorano su ogni posizione di bit separatamente.
Bit per bit
Scorrere a sinistra di 2 sposta ogni bit di 2 posizioni verso sinistra; i bit che escono dall’estremità sinistra sono persi ed entrano zeri a destra.
1001 0101 << 2
= 0101 0100
Valore del risultato
0101 0100₂ = 84
Risposta
R = 84
3.Logica digitale: porte, mappe K e flip-flop
Risposta: L = 13
Mappe di Karnaugh: le celle sono ordinate in codice Gray (00, 01, 11, 10), quindi le celle vicine, comprese quelle attraverso i bordi, differiscono per esattamente una variabile. Raggruppa gli 1 in rettangoli di 1, 2, 4, 8 o 16 celle, i più grandi e il meno numerosi possibile, finché ogni 1 non è coperto. Ogni gruppo è un termine prodotto: le variabili che restano costanti al suo interno. Un gruppo di 2ᵏ celle perde k variabili. Le condizioni di indifferenza (X) possono servire a ingrandire i gruppi ma non devono mai essere coperte. Raggruppando invece gli 0 si ottiene la forma POS minima.
Raggruppa gli 1
Ogni gruppo è un rettangolo di 2ᵏ celle; le celle di bordo sono vicine alle celle del bordo opposto.
ACD
AB′D′
A′B′C′
A′BCD′
Forma SOP minima
F = ACD + AB′D′ + A′B′C′ + A′BCD′
L = 13
Risposta
L = 13
4.Logica digitale: porte, mappe K e flip-flop
Risposta: fmax = 6,25 MHz
Flip-flop e contatori: un flip-flop cambia solo sul fronte attivo del clock. D copia il suo ingresso (Q⁺ = D); T commuta quando T = 1; JK mantiene per 00, azzera per 01, imposta a 1 per 10 e commuta per 11. Un contatore binario a n bit ha 2ⁿ stati e conta modulo 2ⁿ; un contatore modulo N conta 0, 1, …, N − 1 e torna a 0, e richiede il minimo n con 2ⁿ ≥ N flip-flop. Ogni stadio di un contatore asincrono (ripple) dimezza la frequenza, quindi l’ultima uscita di un contatore modulo N ha frequenza fclk/N. Un contatore Johnson di n flip-flop ha 2n stati, un contatore ad anello n.
Tempo di assestamento nel caso peggiore
T = 8·20 ns = 160 ns
Frequenza massima
fmax = 1/160 ns = 6,25 MHz
Risposta
fmax = 6,25 MHz
5.Acquisizione dati e campionamento
Risposta: RB = 436,4 B/s
UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.
Bit per frame
1 + 8 + 1 + 1 = 11
Byte al secondo
4800/11 = 436,4 B/s
Risposta
RB = 436,4 B/s
6.Acquisizione dati e campionamento
Risposta: e = 0,1603 %
UART: un collegamento seriale asincrono invia ogni byte come un frame: un bit di start (basso), i bit di dati, un bit di parità facoltativo e uno o due bit di stop (alti). Il baud rate è il numero di bit al secondo, quindi un bit dura Tb = 1/baud e un frame di n bit dura n/baud. Il comune formato 8N1 ha 10 bit per byte. Il generatore di baud divide il clock: baud = fclk/(16·D) con un numero intero D, quindi il baud rate reale differisce leggermente da quello desiderato; un errore sotto circa il 2 % di solito è accettabile.
Divisore
D = 16·10⁶/(16·38400) = 26,04 → 26
Baud rate reale
16·10⁶/(16·26) = 38462 Bd
Errore
(38462 − 38400)/38400·100 = 0,1603 %
Risposta
e = 0,1603 %
Un errore sotto circa il 2 % di solito è accettabile.