Scheda di esercizi di Logica digitale: porte, mappe K e flip-flop con soluzioni

Gli ingressi del circuito logico sono A = 0, B = 1 e C = 1. Esattamente una delle sue porte ha uscita 1. Clicca su quella porta.

1. 1N1
2. 2N2
3. 3G1
4. 4G2
5. 5G3

Clicca la cella della mappa di Karnaugh a 4 variabili che corrisponde al mintermine m15 (variabili A, B, C, D con A il bit più significativo).

1. 1AB = 00, CD = 00
2. 2AB = 00, CD = 01
3. 3AB = 00, CD = 11
4. 4AB = 00, CD = 10
5. 5AB = 01, CD = 00
6. 6AB = 01, CD = 01
7. 7AB = 01, CD = 11
8. 8AB = 01, CD = 10
9. 9AB = 11, CD = 00
10. 10AB = 11, CD = 01
11. 11AB = 11, CD = 11
12. 12AB = 11, CD = 10
13. 13AB = 10, CD = 00
14. 14AB = 10, CD = 01
15. 15AB = 10, CD = 11
16. 16AB = 10, CD = 10

Un multiplexer 4 a 1 ha gli ingressi di selezione S₁ = A e S₀ = B, e gli ingressi dati collegati a I₀ = C′, I₁ = C, I₂ = C′, I₃ = 0. Per quante delle 8 combinazioni di A, B e C l’uscita è F = 1? Trova N.

Usa la mappa di Karnaugh per trovare la forma minima a prodotto di somme (POS) di F(A, B, C, D) = Σm(2, 4, 5, 6, 7, 8, 11). Quanti termini somma (fattori) N ha?

Un contatore ad anello a 4 bit Q₃Q₂Q₁Q₀ parte da 1000. A ogni fronte di clock i bit scorrono di una posizione a destra (Q₃ → Q₂ → Q₁ → Q₀) e Q₃ riceve Q₀. Dai lo stato Q = Q₃Q₂Q₁Q₀ come numero decimale dopo 10 fronti di clock.

Un contatore asincrono (ripple) a 4 bit è costruito con flip-flop ciascuno con un ritardo di propagazione di 15 ns. Tutte le uscite devono essersi stabilizzate prima del fronte di clock successivo. Trova la frequenza di clock massima f_max.