입력 범위 0~2.5 V인 12비트 ADC가 절사합니다: 출력 코드는 1 LSB = VFSR/2ᴺ일 때 ⌊Vin/LSB⌋입니다. 입력이 1.749 V일 때 십진수 출력 코드 D을(를) 구하시오.
N = 12VFSR = 2.5 VVin = 1.749 V
D =
4.데이터 수집과 표본화어려움
16비트 ADC가 모든 표본을 230400 baud, 8N1 형식(시작 비트, 데이터 비트 8개, 정지 비트 1개)의 UART로 계속 전송합니다. 각 표본은 2바이트로 전송되고 링크는 항상 사용 중입니다. 에일리어싱 없이 표본화할 수 있는 최고 신호 주파수 fmax을(를) Hz 단위로 구하시오.
baud = 230400 BdN = 168N1
fmax = Hz
5.연산 증폭기 회로보통
차동 증폭기는 ±15 V 전원의 이상적인 연산 증폭기를 쓰며, R3 = R1, R4 = R2이다. 출력 전압 Vout을(를) 구하시오.
V1 = 2.9 VV2 = 2.2 VR1 = R3 = 2 kΩR2 = R4 = 10 kΩ
Vout = V
6.연산 증폭기 회로어려움
가산 증폭기는 ±15 V 전원의 이상 연산 증폭기를 사용한다. 귀환 저항을 통해 출력 쪽으로 흐르는 전류 If을(를) 구하시오.
휘트스톤 브리지: 두 개의 분압기가 하나의 전원 Vs를 공유합니다. 왼쪽 분압기 R1–R2는 Va = Vs·R2/(R1 + R2)를, 오른쪽 분압기 R3–R4는 Vb = Vs·R4/(R3 + R4)를 주며, 출력은 Vab = Va − Vb입니다. 브리지는 R1/R2 = R3/R4, 즉 R1·R4 = R2·R3일 때 평형(Vab = 0, 계기에 전류가 흐르지 않음)입니다. 출력 단자에서 보면 브리지는 Rth = R1∥R2 + R3∥R4인 테브난 전원입니다.
전원 단락
R₁∥R₂ = 800·800/1600 = 400 Ω
R₃∥R₄ = 60·20/80 = 15 Ω
테브난 저항
Rth = 415 Ω
답
Rth = 415 Ω
2.휘트스톤 브리지와 스트레인 게이지
답: Vo = 7.5 mV
스트레인 게이지: 게이지는 변형률에 따라 저항이 변합니다: ΔR/R = GF·ε이며, 게이지율 GF는 금속 박막에서 약 2입니다. 모든 변이 R로 같은 브리지에서 능동 게이지 하나(1/4 브리지)는 Vo ≈ Vs·GF·ε/4를 줍니다. 서로 인접한 변에 반대 변형률을 받는 능동 게이지 둘(1/2 브리지)은 Vs·GF·ε/2를, 넷(풀 브리지)은 Vs·GF·ε를 줍니다. 응력은 훅의 법칙 σ = E·ε에서 구합니다. 로드셀은 감도를 mV/V로 표기합니다. 이는 여기 전압 1 V당 정격 하중에서의 출력입니다.
풀 스케일 출력
2.5·5 = 12.5 mV
이 하중에서의 출력
Vo = 12.5·120/200 = 7.5 mV
답
Vo = 7.5 mV
3.데이터 수집과 표본화
답: D = 2865
ADC 분해능: N비트 변환기는 풀스케일 범위 VFSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = VFSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊Vin/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.
스텝 크기
1 LSB = 2.5/212 = 0.6104 mV
코드
Vin/LSB = 1749/0.6104 = 2866
코드 = ⌊2866⌋ = 2865
답
D = 2865
이진수로는 101100110001입니다.
4.데이터 수집과 표본화
답: fmax = 5760 Hz
UART: 비동기 직렬 링크는 각 바이트를 프레임으로 보냅니다. 시작 비트 1개(low), 데이터 비트, 선택적 패리티 비트, 정지 비트 1~2개(high)입니다. 보율은 초당 비트 수이므로 한 비트는 Tb = 1/baud 동안 지속되고, n비트 프레임은 n/baud 동안 지속됩니다. 흔히 쓰는 8N1 형식은 바이트당 10비트입니다. 보율 발생기는 클록을 나눕니다: baud = fclk/(16·D)이며 D는 정수이므로 실제 보율은 목표값과 조금 다릅니다. 오차가 약 2 % 미만이면 보통 허용됩니다.
선로상의 표본당 비트 수
2·10 = 20 bit
최고 표본화율
fs,max = 230400/20 = 11520 Hz
나이퀴스트 한계
fmax = 11520/2 = 5760 Hz
답
fmax = 5760 Hz
5.연산 증폭기 회로
답: Vout = −3.5 V
이상 연산 증폭기 규칙: 부귀환이 있으면 연산 증폭기는 두 입력이 같은 전압(V₋ = V₊)이 되도록 출력을 조절하고, 어느 입력으로도 전류가 흘러 들어가지 않습니다. 이 두 사실로 반전 입력에서 KCL을 세우면 출력이 나옵니다.
입력 단자의 전압
R₃와 R₄에는 같은 전류가 흐르므로 전압 분배기를 이루며, 귀환이 V₋ = V₊가 되게 합니다.