a–b 사이에 부하 RL = 12 Ω을 연결한다. 나머지 회로를 테브난 등가 회로로 바꾸고 부하 전류 IL을(를) 구하시오.
V1 = 30 VR1 = 12 ΩR2 = 15 ΩR3 = 4 ΩRL = 12 Ω
IL = A
10.테브난·노턴어려움
단자 a–b에서 본 테브난 전압 Vth을(를) 구하시오.
V1 = 30 VIs = 1 AR1 = 12 ΩR2 = 6 ΩR3 = 6 Ω
Vth = V
3용액
1.휘트스톤 브리지와 스트레인 게이지
답: Ig = 697.7 µA
휘트스톤 브리지: 두 개의 분압기가 하나의 전원 Vs를 공유합니다. 왼쪽 분압기 R1–R2는 Va = Vs·R2/(R1 + R2)를, 오른쪽 분압기 R3–R4는 Vb = Vs·R4/(R3 + R4)를 주며, 출력은 Vab = Va − Vb입니다. 브리지는 R1/R2 = R3/R4, 즉 R1·R4 = R2·R3일 때 평형(Vab = 0, 계기에 전류가 흐르지 않음)입니다. 출력 단자에서 보면 브리지는 Rth = R1∥R2 + R3∥R4인 테브난 전원입니다.
테브난 전압
Vth = 3·(80/180 − 500/1500) = 0.3333 V
테브난 저항
Rth = R₁∥R₂ + R₃∥R₄ = 377.8 Ω
검류계 전류
Ig = 0.3333/(377.8 + 100) = 697.7 µA
답
Ig = 697.7 µA
2.휘트스톤 브리지와 스트레인 게이지
답: ε = 600 µε
스트레인 게이지: 게이지는 변형률에 따라 저항이 변합니다: ΔR/R = GF·ε이며, 게이지율 GF는 금속 박막에서 약 2입니다. 모든 변이 R로 같은 브리지에서 능동 게이지 하나(1/4 브리지)는 Vo ≈ Vs·GF·ε/4를 줍니다. 서로 인접한 변에 반대 변형률을 받는 능동 게이지 둘(1/2 브리지)은 Vs·GF·ε/2를, 넷(풀 브리지)은 Vs·GF·ε를 줍니다. 응력은 훅의 법칙 σ = E·ε에서 구합니다. 로드셀은 감도를 mV/V로 표기합니다. 이는 여기 전압 1 V당 정격 하중에서의 출력입니다.
1/4 브리지 방정식 풀기
ε = 4·0.000795/(2.5·2.12) = 0.0006
마이크로 스트레인 단위로
ε = 600 µε
답
ε = 600 µε
3.데이터 수집과 표본화
답: N = 11
ADC 분해능: N비트 변환기는 풀스케일 범위 VFSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = VFSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊Vin/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.
필요한 스텝 수
1000 mV/0.5 mV = 2000
비트
log₂(2000) = 10.97
210 = 1024 < 2000 ≤ 211 = 2048
N = 11
답
N = 11
4.데이터 수집과 표본화
답: ΔTLSB = 0.03052 °C
ADC 분해능: N비트 변환기는 풀스케일 범위 VFSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = VFSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊Vin/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.
스텝 크기
1 LSB = 10000/4096 = 2.441 mV
ADC에서의 감도
20·4 = 80 mV/°C
온도 분해능
ΔTLSB = 2.441/80 = 0.03052 °C
답
ΔTLSB = 0.03052 °C
ADC는 125 °C에서 풀스케일에 도달합니다.
5.연산 증폭기 회로
답: Rf = 20 kΩ
이상 연산 증폭기 규칙: 부귀환이 있으면 연산 증폭기는 두 입력이 같은 전압(V₋ = V₊)이 되도록 출력을 조절하고, 어느 입력으로도 전류가 흘러 들어가지 않습니다. 이 두 사실로 반전 입력에서 KCL을 세우면 출력이 나옵니다.