Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

Satu transistor NPN dengan β = 80 dipincang oleh perintang tapak R_B = 270 kΩ daripada bekalan V_CC = 15 V. Perintang pengumpul ialah R_C = 1 kΩ dan pemancar dibumikan. Ambil V_BE = 0.7 V dan andaikan transistor berada dalam kawasan aktif. Cari arus pengumpul I_C dalam mA.

V_CC = 15 VR_B = 270 kΩR_C = 1 kΩβ = 80V_BE = 0.7 V

I_C = mA

2.Diod & transistorSukar

Diod dimodelkan sebagai 0.7 V bersiri dengan 25 Ω (ia mengalir di atas 0.7 V). Ia bersiri dengan perintang 330 Ω merentasi bekalan 9 V. Cari arus operasi I_D di mana garis diod bertemu garis beban.

V_s = 9 VR = 330 ΩV₀ = 0.7 Vr_d = 25 Ω

I_D = mA

3.Litar op-ampSederhana

Op-amp adalah unggul dan beroperasi daripada bekalan ±15 V. Cari voltan keluaran V_out.

V_in = −3 VR_a = 10 kΩR_b = 1 kΩR₁ = 2 kΩR_f = 4.7 kΩ

V_out = V

4.Litar op-ampSukar

Dua peringkat op-amp unggul disambung secara lata: penguat menyongsang (R₁, R_f1) diikuti penguat tidak menyongsang (R₂ ke bumi, R_f2 dalam suapbalik). Kedua-duanya dijalankan daripada bekalan ±15 V. Cari gandaan voltan keseluruhan A_v = V_out/V_in.

R₁ = 1 kΩR_f1 = 2 kΩR₂ = 2 kΩR_f2 = 1 kΩ

A_v =

5.Fana RC & RLSederhana

Sumber Vₛ mengecas kapasitor melalui R₁, dan R₂ disambung selari dengan C. Kapasitor tidak bercas apabila suis ditutup pada t = 0. Cari pemalar masa τ litar selepas suis ditutup.

V_s = 30 VR₁ = 10 kΩR₂ = 1 kΩC = 220 µF

τ = ms

6.Fana RC & RLSukar

Suis telah ditutup untuk masa yang lama, maka litar berada dalam keadaan mantap. Pada t = 0 suis dibuka. Cari voltan kapasitor v_C pada t = 25 ms.

V_s = 20 VR₁ = 1 kΩR₂ = 3.3 kΩC = 10 µFt = 25 ms

v_C = V

7.Perintang bersiri & selariSederhana

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 15 VR₁ = 3 ΩR₂ = 5 ΩR₃ = 20 ΩR₄ = 12 Ω

R_eq = Ω

8.Perintang bersiri & selariSukar

Cari arus I_R2 melalui R₂.

V₁ = 6 VR₁ = 30 ΩR₂ = 2 ΩR₃ = 5 ΩR₄ = 25 ΩR₅ = 2 ΩR₆ = 20 Ω

I_R2 = A

9.Penukar DC-DCSederhana

Penukar buck unggul menukar 9 V kepada 2.7 V pada frekuensi pensuisan 200 kHz. Cari kearuhan L yang mengekalkan arus riak puncak-ke-puncak induktor pada 2 A.

Vin = 9 VVo = 2.7 Vf = 200 kHzΔI_L = 2 A

L = µH

10.Penukar DC-DCSukar

Penukar buck menukar 9 V kepada 2.7 V pada 40 kHz dengan L = 220 µH. Cari kapasitans output C yang mengehadkan riak output puncak-ke-puncak kepada 100 mV.

Vin = 9 VVo = 2.7 Vf = 40 kHzL = 220 µHΔV_o = 100 mV

C = µF

11.Jambatan Wheatstone & tolok terikanSederhana

Cari rintangan Thévenin R_th bagi jambatan yang ditunjukkan, dilihat dari terminal output a dan b.

V_s = 5 VR₁ = 100 ΩR₂ = 20 ΩR₃ = 20 ΩR₄ = 80 Ω

R_th = Ω

12.Jambatan Wheatstone & tolok terikanSukar

Jambatan dengan lengan 350 Ω diujakan dengan 3 V dan mempunyai dua tolok aktif pada lengan bersebelahan, satu dalam tegangan dan satu dalam mampatan (jambatan separuh). Faktor tolok ialah 2.1 dan terikan ialah 750 µε. Cari output jambatan V_o dalam mV.

V_s = 3 VGF = 2.1ε = 750 µε

V_o = mV

13.Logik digital: get, peta K & flip-flopSederhana

Multipleks 4-ke-1 mempunyai input pilih S₁ = A dan S₀ = B, dan input datanya diikat kepada I₀ = C, I₁ = 0, I₂ = 0, I₃ = C. Bagi berapa daripada 8 gabungan A, B dan C output F = 1? Cari N.

I₀ = CI₁ = 0I₂ = 0I₃ = C

N =

14.Logik digital: get, peta K & flip-flopSukar

Cari bentuk SOP minimum bagi F(A, B, C, D) = Σm(0, 3, 7, 11, 12, 13, 14, 15) + d(1, 2, 4, 8, 9, 10), dengan d menandakan keadaan tidak peduli. Berapa banyak literal L yang terkandung dalamnya?

F(A, B, C, D) = Σm(0, 3, 7, 11, 12, 13, 14, 15) + d(1, 2, 4, 8, 9, 10)

L =

3Larutan

1.Diod & transistor

Jawapan: I_C = 4.237 mA

Titik pincang BJT: dalam kawasan aktif V_BE = 0.7 V, I_C = β·I_B dan I_E = (β + 1)·I_B. Cari I_B daripada gelung tapak dengan KVL, kemudian I_C, kemudian V_CE daripada gelung pengumpul–pemancar. Pembahagi voltan pada tapak digantikan dengan setara Thévenin V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂; perintang pemancar kelihatan (β + 1) kali lebih besar dalam gelung tapak.

Arus tapak

I_B = (V_CC − V_BE)/R_B = (15 − 0.7)/270 kΩ = 52.96 µA

Arus pengumpul

I_C = β·I_B = 80·52.96 µA = 4.237 mA

Jawapan

I_C = 4.237 mA

Semak: V_CE = 10.76 V jauh melebihi 0.2 V, jadi transistor memang aktif.

2.Diod & transistor

Jawapan: I_D = 23.38 mA

Litar LED dan diod: LED pincang depan menyusutkan kira-kira voltan depannya V_F (kira-kira 2 V untuk merah, 3 V untuk biru atau putih), walau apa pun arusnya. Perintang siri menetapkan arus: R = (V_s − n·V_F)/I untuk n LED bersiri. Dengan model diod yang lebih tepat V = V₀ + I·r_d, titik operasi ialah di mana garis diod bertemu garis beban I = (V_s − V)/R, jadi I = (V_s − V₀)/(R + r_d).

Gabungkan kedua-dua persamaan

9 = 0.7 + I·(330 + 25)

Arus operasi

I_D = 8.3/355 = 23.38 mA

V_D = 0.7 + 0.02338·25 = 1.285 V

Jawapan

I_D = 23.38 mA

3.Litar op-amp

Jawapan: V_out = −0.9136 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Voltan pada masukan +

V₊ = V_in·R_b/(R_a + R_b) = −3·1/(10 + 1) = −0.2727 V

Gandaan tidak menyongsang

V₋ = V₊, dan arus melalui R₁ juga mengalir melalui R_f.

V_out = V₊·(1 + R_f/R₁) = −0.2727·(1 + 4.7/2) = −0.9136 V

Jawapan

V_out = −0.9136 V

4.Litar op-amp

Jawapan: A_v = −3

Gandaan setiap peringkat

A₁ = −R_f1/R₁ = −2/1 = −2

A₂ = 1 + R_f2/R₂ = 1 + 1/2 = 1.5

Gandaan keseluruhan

A_v = A₁·A₂ = −2·1.5 = −3

Jawapan

A_v = −3

5.Fana RC & RL

Jawapan: τ = 200 ms

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Setara Thévenin yang dilihat kapasitor

Pintaskan sumber untuk mencari R_th; buka kapasitor untuk mencari voltan yang akan dicapainya.

R_th = R₁ ∥ R₂ = 10·1/(10 + 1) = 0.9091 kΩ

v_C(∞) = 30·1/(10 + 1) = 2.727 V

Pemalar masa

τ = R_th·C = 0.9091·220 = 200 ms

Jawapan

τ = 200 ms

6.Fana RC & RL

Jawapan: v_C = 7.196 V

Voltan awal kapasitor

Dalam keadaan mantap kapasitor ialah litar terbuka, maka R₁ dan R₂ membentuk pembahagi voltan. Voltan kapasitor tidak boleh melompat apabila suis dibuka.

v_C(0) = 20·3.3/(1 + 3.3) = 15.35 V

Pemalar masa selepas suis dibuka

τ = R₂·C = 3.3·10 = 33 ms

Nyahcas

v_C(t) = 15.35·e^−25/33 = 7.196 V

Jawapan

v_C = 7.196 V

7.Perintang bersiri & selari

Jawapan: R_eq = 7.324 Ω

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 20 + 12 = 32 Ω

R₂ ∥ 32 = 5·32/(5+32) = 4.324 Ω

R_eq = R₁ + 4.324 = 3 + 4.324 = 7.324 Ω

Jawapan

R_eq = 7.324 Ω

8.Perintang bersiri & selari

Jawapan: I_R2 = 0.1686 A

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 2 + 20 = 22 Ω

R₄ ∥ 22 = 11.7 Ω

R₃ + 11.7 = 16.7 Ω

R₂ ∥ 16.7 = 1.786 Ω

R_eq = R₁ + 1.786 = 30 + 1.786 = 31.79 Ω

Arus daripada sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 6/31.79 = 0.1888 A

Arus melalui R₂

Tolak susutan merentasi R₁ untuk mendapatkan voltan pada nod A, iaitu voltan merentasi R₂.

V_A = V₁ − I_R1·R₁ = 6 − 0.1888·30 = 0.3372 V

I_R2 = V_A/R₂ = 0.3372/2 = 0.1686 A

Jawapan

I_R2 = 0.1686 A

9.Penukar DC-DC

Jawapan: L = 4.725 µH

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 2.7/9 = 0.3

Aruhan

L = 6.3·0.3/(2·200·10³) = 4.725 µH

Jawapan

L = 4.725 µH

10.Penukar DC-DC

Jawapan: C = 6.712 µF

Kitar tugas

D = 2.7/9 = 0.3

Arus riak induktor

ΔI_L = (9 − 2.7)·0.3/(220·10⁻⁶·40·10³) = 0.2148 A

Kapasitans

C = 0.2148/(8·40·10³·100·10⁻³) = 6.712 µF

Jawapan

C = 6.712 µF

11.Jambatan Wheatstone & tolok terikan

Jawapan: R_th = 32.67 Ω

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Bekalan dilitar pintaskan

R₁∥R₂ = 100·20/120 = 16.67 Ω

R₃∥R₄ = 20·80/100 = 16 Ω

Rintangan Thévenin

R_th = 32.67 Ω

Jawapan

R_th = 32.67 Ω

12.Jambatan Wheatstone & tolok terikan

Jawapan: V_o = 2.363 mV

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Perubahan rintangan relatif

ΔR/R = 2.1·750·10⁻⁶ = 0.001575

Output jambatan

V_o = V_s·GF·ε/2 = 3·0.001575/2 = 2.363 mV

Jawapan

V_o = 2.363 mV

13.Logik digital: get, peta K & flip-flop

Jawapan: N = 2

Multipleks: multipleks 2ⁿ-ke-1 menyalurkan satu input datanya ke output; talian pilih, dibaca sebagai nombor perduaan, menentukan yang mana satu. Untuk MUX 4-ke-1 dengan pilih S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Mengikat input data kepada 0, 1, C atau C′ membolehkan MUX menghasilkan sebarang fungsi bagi A, B dan C, yang merupakan cara lazim untuk membina logik dengan satu cip.

Ungkapan output

F = A′B′C + ABC

Baris dengan F = 1

ABC = 001, 111

N = 2

Jawapan

N = 2

14.Logik digital: get, peta K & flip-flop

Jawapan: L = 4

Peta Karnaugh: sel disusun dalam kod Gray (00, 01, 11, 10), maka sel berjiran, termasuk yang merentasi tepi, berbeza pada tepat satu pemboleh ubah. Kumpulkan 1 dalam segi empat tepat berisi 1, 2, 4, 8 atau 16 sel, sebesar mungkin dan sesedikit mungkin, sehingga setiap 1 diliputi. Setiap kumpulan ialah satu sebutan hasil darab: pemboleh ubah yang kekal malar di dalamnya. Kumpulan 2ᵏ sel kehilangan k pemboleh ubah. Tidak peduli (X) boleh digunakan untuk membesarkan kumpulan tetapi tidak perlu diliputi. Mengumpulkan 0 pula memberi bentuk POS minimum.

Implikan perdana

Kumpulan terbesar yang boleh dibentuk daripada 1 dan X.

C′D′, CD, B′, A

Liputan minimum

F = CD + B′ + A

L = 4

Jawapan

L = 4

ExamProblems · examproblems.com/courses/electronics-1