Elektronika cyfrowa: zestaw na powtórkę

Wzory, najważniejsze kroki metod dla każdego tematu i 6 zadań do ćwiczenia, z pełnymi rozwiązaniami na końcu.

Nowe zadania Wróć do przedmiotu

W oknie drukowania wybierz „Zapisz jako PDF”, aby zachować kopię na swoim urządzeniu.

1Wzory i metody

Systemy liczbowe

Wagi pozycji: dwójkowy 2^k, ósemkowy 8^k, szesnastkowy 16^k
Na dziesiętny: Σ d_k·b^k
Z dziesiętnego: dziel przez podstawę, czytaj reszty od dołu do góry
Szesnastkowy ↔ dwójkowy: jedna cyfra szesnastkowa = 4 bity
Kod uzupełnień do dwóch (U2): odwróć bity i dodaj 1

Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Podstawowe bramki: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reguły algebry Boole’a: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
Prawa de Morgana: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Kolejność na mapie Karnaugha: 00, 01, 11, 10 (Gray code)
Grupa 2ᵏ komórek: traci k zmiennych
Multiplekser 4-do-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Przerzutniki: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Liczniki: n-bitowy: 2ⁿ stanów; mod-N: najmniejsze n z 2ⁿ ≥ N; f_out = f_clk/N
Licznik asynchroniczny (ripple): f_max = 1/(n·t_pd)
Liczniki pierścieniowy i Johnsona: n i 2n stanów

Metoda

Dla układu przechodź od wejść do wyjścia bramka po bramce i zapisuj wartość na każdym przewodzie albo zapisz jego wyrażenie i wypełnij tablicę prawdy.
Przy upraszczaniu wpisz jedynki (a stany nieokreślone jako X) na mapę Karnaugha z wierszami i kolumnami w kodzie Graya: 00, 01, 11, 10.
Pokryj jedynki jak najmniejszą liczbą jak największych grup po 1, 2, 4, 8 lub 16 komórek, zawijając przez brzegi; każda grupa to jeden iloczyn ze zmiennych, które pozostają stałe. Dla postaci POS grupuj zera.
Przy przerzutnikach i licznikach odczytuj wejścia przy każdym aktywnym zboczu zegara, zapisuj stan po każdym zboczu i pamiętaj, że n-bitowy licznik zawija się po 2ⁿ stanach.

Akwizycja danych i próbkowanie

Kryterium Nyquista: f_s > 2·f_max, f_N = f_s/2
Częstotliwość aliasu: f_a = |f − k·f_s|, k = round(f/f_s)
Wielkość kroku: 1 LSB = V_FSR/2ᴺ
Błąd kwantyzacji (zaokrąglanie): ±½ LSB
Kod ADC przy obcinaniu: D = ⌊V_in/LSB⌋
Liczba bitów dla rozdzielczości r: 2ᴺ ≥ span/r
Idealny SQNR, sinusoida o pełnej skali: SQNR = 6,02·N + 1,76 dB
Szybkość transmisji danych: kanały × f_s × N bit/s
Multipleksowany przetwornik ADC: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bitów na bajt; bajty/s = baud/bity w ramce
Dzielnik szybkości transmisji: baud = f_clk/(16·D)

Metoda

Zapisz, co jest dane: częstotliwość próbkowania, częstotliwości sygnałów, liczbę bitów, zakres wejściowy, szybkość transmisji w bodach.
W zadaniach o próbkowaniu porównaj każdą częstotliwość z f_s/2; wyższa częstotliwość pojawia się jako f_a = |f − k·f_s| dla najbliższej wielokrotności f_s.
W zadaniach o rozdzielczości wyznacz 1 LSB = V_FSR/2ᴺ albo najmniejsze N, dla którego 2ᴺ ≥ zakres/rozdzielczość.
W zadaniach o szybkości danych i łączach UART policz wszystko, co jest wysyłane: kanały, próbki na sekundę, bity lub całe bajty na próbkę oraz bity startu, parzystości i stopu każdej ramki.

2Zadania do ćwiczenia

1.Systemy liczboweŚredni

8-bitowy wzór 1000 1000 zapisuje liczbę całkowitą ze znakiem w kodzie uzupełnień do dwóch. Jaka jest jej wartość N dziesiętnie?

1000 10008 bit

N =

2.Systemy liczboweTrudny

Ustaw bity na 8-bitowy wynik działania 1100 0111 << 1. Jaka jest wartość wyniku R w zapisie dziesiętnym?

1100 0111<< 1

R =

3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiŚredni

Multiplekser 4-do-1 ma wejścia wyboru S₁ = A i S₀ = B, a wejścia danych podłączone do I₀ = 1, I₁ = C′, I₂ = C, I₃ = 0. Dla ilu z 8 kombinacji A, B i C wyjście F = 1? Znajdź N.

I₀ = 1I₁ = C′I₂ = CI₃ = 0

N =

4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiTrudny

Znajdź minimalną postać SOP funkcji F(A, B, C, D) = Σm(0, 5, 8, 9, 11, 12, 15) + d(1, 3, 4), gdzie d oznacza stany nieokreślone. Ile literałów L zawiera?

F(A, B, C, D) = Σm(0, 5, 8, 9, 11, 12, 15) + d(1, 3, 4)

L =

5.Akwizycja danych i próbkowanieŚredni

Wyznacz idealny stosunek sygnału do szumu kwantyzacji SQNR 24-bitowego ADC dla sinusoidy o pełnej skali.

N = 24

SQNR = dB

6.Akwizycja danych i próbkowanieTrudny

Mikrokontroler z zegarem 4 MHz ustawia szybkość transmisji UART jako f_clk/(16·D), gdzie D jest liczbą całkowitą zaokrągloną do najbliższej wartości. Szybkość docelowa to 38400 bodów. Wyznacz procentowy błąd rzeczywistej szybkości transmisji (dodatni, gdy jest za duża).

f_clk = 4 MHzwartość docelowa = 38400 Bd

e = %

3Roztwory

1.Systemy liczbowe

Odpowiedź: N = −120

Pozycyjne systemy liczbowe: każda cyfra jest warta swoją wartość razy potęgę podstawy. W systemie dwójkowym pozycje są warte 1, 2, 4, 8, 16, …, w szesnastkowym 1, 16, 256, …, a A–F oznaczają 10–15. W 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit jest wart −128 zamiast +128; tak zapisuje się liczby ujemne.

Dodaj wagi

Pozostałe bity mają swoje zwykłe dodatnie wartości.

−128 + 8 = −120

Odpowiedź

N = −120

2.Systemy liczbowe

Odpowiedź: R = 142

Ustawianie bitów: każdy bit ma wartość będącą potęgą dwójki (128, 64, …, 1). Jedna cyfra szesnastkowa to dokładnie cztery bity, a w 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit ma wartość −128. Operacje bitowe działają osobno na każdej pozycji bitu.

Bit po bicie

Przesunięcie w lewo o 1 przesuwa każdy bit o 1 pozycji w lewo; bity, które wypadną z lewego końca, są tracone, a z prawej wchodzą zera.

1100 0111 << 1

= 1000 1110

Wartość wyniku

1000 1110₂ = 142

Odpowiedź

R = 142

3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: N = 4

Multiplekser: multiplekser 2ⁿ-do-1 przekazuje na wyjście jedno ze swoich wejść danych; linie wyboru, odczytane jako liczba binarna, wskazują które. Dla multipleksera 4-do-1 z wejściami wyboru S₁S₀ = AB: F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Podłączenie wejść danych do 0, 1, C lub C′ sprawia, że multiplekser realizuje dowolną funkcję A, B i C, co jest częstym sposobem budowania logiki w jednym układzie scalonym.

Wyrażenie wyjścia

F = A′B′ + A′BC′ + AB′C

Wiersze z F = 1

ABC = 000, 001, 010, 101

N = 4

Odpowiedź

N = 4

4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: L = 9

Mapy Karnaugha: komórki są ułożone w kodzie Graya (00, 01, 11, 10), więc sąsiednie komórki, także te przez brzegi, różnią się dokładnie jedną zmienną. Grupuj jedynki w prostokąty po 1, 2, 4, 8 lub 16 komórek, jak największe i jak najmniej, aż każda jedynka będzie pokryta. Każda grupa to jeden iloczyn: zmienne, które wewnątrz niej pozostają stałe. Grupa 2ᵏ komórek traci k zmiennych. Stany nieokreślone (X) można wykorzystać, by powiększyć grupy, ale nigdy nie trzeba ich pokrywać. Grupowanie zer daje minimalną postać POS.

Implikanty proste

Największe grupy, jakie można utworzyć z jedynek i X.

C′D′, B′D, B′C′, A′C′, ACD

Minimalne pokrycie

F = C′D′ + B′D + A′C′ + ACD

L = 9

Odpowiedź

L = 9

Istnieje inne grupowanie tego samego rozmiaru; ma tę samą liczbę składników i literałów.

5.Akwizycja danych i próbkowanie

Odpowiedź: SQNR = 146,2 dB

Rozdzielczość ADC: N-bitowy przetwornik dzieli swój zakres pełnej skali V_FSR na 2ᴺ kodów, od 0 do 2ᴺ − 1. Jeden krok to 1 LSB = V_FSR/2ᴺ: najmniejsza zmiana, jaką przetwornik potrafi pokazać. ADC z obcinaniem podaje kod ⌊V_in/LSB⌋; ADC z zaokrąglaniem nigdy nie odbiega od prawdziwej wartości o więcej niż ½ LSB, co jest jego błędem kwantyzacji. Każdy dodatkowy bit zmniejsza LSB o połowę i dodaje około 6 dB do idealnego stosunku sygnału do szumu kwantyzacji SQNR = 6,02·N + 1,76 dB dla sinusoidy o pełnej skali. Aby osiągnąć rozdzielczość r na danym zakresie, wybierz najmniejsze N, dla którego 2ᴺ ≥ zakres/r.

Idealny SQNR

SQNR = 6,02·24 + 1,76 = 146,2 dB

Odpowiedź

SQNR = 146,2 dB

6.Akwizycja danych i próbkowanie

Odpowiedź: e = −6,994 %

UART: asynchroniczne łącze szeregowe wysyła każdy bajt w ramce: jeden bit startu (niski), bity danych, opcjonalny bit parzystości i jeden lub dwa bity stopu (wysokie). Szybkość transmisji w bodach to liczba bitów na sekundę, więc jeden bit trwa T_b = 1/baud, a ramka n bitów trwa n/baud. Popularny format 8N1 ma 10 bitów na bajt. Generator szybkości transmisji dzieli zegar: baud = f_clk/(16·D) dla liczby całkowitej D, więc rzeczywista szybkość nieco różni się od zamierzonej; błąd poniżej około 2 % zwykle jest akceptowalny.

Dzielnik

D = 4·10⁶/(16·38400) = 6,51 → 7

Rzeczywista szybkość transmisji

4·10⁶/(16·7) = 35714 Bd

Błąd

(35714 − 38400)/38400·100 = −6,994 %

Odpowiedź

e = −6,994 %

Błąd powyżej około 2 % sprawia, że łącze jest zawodne: wybierz inny zegar lub inną szybkość transmisji.

ExamProblems · examproblems.com/courses/digital-electronics