Elektronika cyfrowa: zestaw na powtórkę

Wzory, najważniejsze kroki metod dla każdego tematu i 6 zadań do ćwiczenia, z pełnymi rozwiązaniami na końcu.

Nowe zadania Wróć do przedmiotu

W oknie drukowania wybierz „Zapisz jako PDF”, aby zachować kopię na swoim urządzeniu.

1Wzory i metody

Systemy liczbowe

Wagi pozycji: dwójkowy 2^k, ósemkowy 8^k, szesnastkowy 16^k
Na dziesiętny: Σ d_k·b^k
Z dziesiętnego: dziel przez podstawę, czytaj reszty od dołu do góry
Szesnastkowy ↔ dwójkowy: jedna cyfra szesnastkowa = 4 bity
Kod uzupełnień do dwóch (U2): odwróć bity i dodaj 1

Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Podstawowe bramki: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reguły algebry Boole’a: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
Prawa de Morgana: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Kolejność na mapie Karnaugha: 00, 01, 11, 10 (Gray code)
Grupa 2ᵏ komórek: traci k zmiennych
Multiplekser 4-do-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Przerzutniki: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Liczniki: n-bitowy: 2ⁿ stanów; mod-N: najmniejsze n z 2ⁿ ≥ N; f_out = f_clk/N
Licznik asynchroniczny (ripple): f_max = 1/(n·t_pd)
Liczniki pierścieniowy i Johnsona: n i 2n stanów

Metoda

Dla układu przechodź od wejść do wyjścia bramka po bramce i zapisuj wartość na każdym przewodzie albo zapisz jego wyrażenie i wypełnij tablicę prawdy.
Przy upraszczaniu wpisz jedynki (a stany nieokreślone jako X) na mapę Karnaugha z wierszami i kolumnami w kodzie Graya: 00, 01, 11, 10.
Pokryj jedynki jak najmniejszą liczbą jak największych grup po 1, 2, 4, 8 lub 16 komórek, zawijając przez brzegi; każda grupa to jeden iloczyn ze zmiennych, które pozostają stałe. Dla postaci POS grupuj zera.
Przy przerzutnikach i licznikach odczytuj wejścia przy każdym aktywnym zboczu zegara, zapisuj stan po każdym zboczu i pamiętaj, że n-bitowy licznik zawija się po 2ⁿ stanach.

Akwizycja danych i próbkowanie

Kryterium Nyquista: f_s > 2·f_max, f_N = f_s/2
Częstotliwość aliasu: f_a = |f − k·f_s|, k = round(f/f_s)
Wielkość kroku: 1 LSB = V_FSR/2ᴺ
Błąd kwantyzacji (zaokrąglanie): ±½ LSB
Kod ADC przy obcinaniu: D = ⌊V_in/LSB⌋
Liczba bitów dla rozdzielczości r: 2ᴺ ≥ span/r
Idealny SQNR, sinusoida o pełnej skali: SQNR = 6,02·N + 1,76 dB
Szybkość transmisji danych: kanały × f_s × N bit/s
Multipleksowany przetwornik ADC: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bitów na bajt; bajty/s = baud/bity w ramce
Dzielnik szybkości transmisji: baud = f_clk/(16·D)

Metoda

Zapisz, co jest dane: częstotliwość próbkowania, częstotliwości sygnałów, liczbę bitów, zakres wejściowy, szybkość transmisji w bodach.
W zadaniach o próbkowaniu porównaj każdą częstotliwość z f_s/2; wyższa częstotliwość pojawia się jako f_a = |f − k·f_s| dla najbliższej wielokrotności f_s.
W zadaniach o rozdzielczości wyznacz 1 LSB = V_FSR/2ᴺ albo najmniejsze N, dla którego 2ᴺ ≥ zakres/rozdzielczość.
W zadaniach o szybkości danych i łączach UART policz wszystko, co jest wysyłane: kanały, próbki na sekundę, bity lub całe bajty na próbkę oraz bity startu, parzystości i stopu każdej ramki.

2Zadania do ćwiczenia

1.Systemy liczboweŚredni

Ustaw bity tak, aby zapisywały −120 w 8-bitowym kodzie uzupełnień do dwóch. Jaka jest wartość wzorca U odczytanego jako liczba bez znaku?

N = −1208 bit

U =

2.Systemy liczboweTrudny

Jaka jest największa liczba całkowita bez znaku N, która mieści się w 12 bitach?

12 bit

N =

3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiŚredni

Multiplekser 4-do-1 ma wejścia wyboru S₁ = A i S₀ = B, a wejścia danych podłączone do I₀ = C′, I₁ = C′, I₂ = 1, I₃ = 1. Dla ilu z 8 kombinacji A, B i C wyjście F = 1? Znajdź N.

I₀ = C′I₁ = C′I₂ = 1I₃ = 1

N =

4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiTrudny

Przerzutnik T wyzwalany zboczem narastającym startuje z Q = 0 i dostaje pokazane wejścia. Kliknij pierwsze zbocze zegara, przy którym Q przechodzi z 1 z powrotem na 0.

Q₀ = 0T

1zbocze zegara 1
2zbocze zegara 2
3zbocze zegara 3
4zbocze zegara 4
5zbocze zegara 5
6zbocze zegara 6

5.Akwizycja danych i próbkowanieŚredni

Rejestrator próbkuje 2 kanałów z częstotliwością 2 kHz każdy, używając 14-bitowego ADC. Każda próbka jest zapisywana w całych bajtach. Wyznacz pamięć M potrzebną na zapis trwający 10 min, w MB (1 MB = 10⁶ bajtów).

n = 2f_s = 2 kHzN = 14t = 10 min

M = MB

6.Akwizycja danych i próbkowanieTrudny

Mikrokontroler z zegarem 8 MHz ustawia szybkość transmisji UART jako f_clk/(16·D), gdzie D jest liczbą całkowitą zaokrągloną do najbliższej wartości. Szybkość docelowa to 38400 bodów. Wyznacz procentowy błąd rzeczywistej szybkości transmisji (dodatni, gdy jest za duża).

f_clk = 8 MHzwartość docelowa = 38400 Bd

e = %

3Roztwory

1.Systemy liczbowe

Odpowiedź: U = 136

Ustawianie bitów: każdy bit ma wartość będącą potęgą dwójki (128, 64, …, 1). Jedna cyfra szesnastkowa to dokładnie cztery bity, a w 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit ma wartość −128. Operacje bitowe działają osobno na każdej pozycji bitu.

Odwróć i dodaj jeden

120 = 0111 1000

odwrócone: 1000 0111

+1 → 1000 1000

Odczytaj bez znaku

1000 1000₂ = 256 − 120 = 136

Odpowiedź

U = 136

2.Systemy liczbowe

Odpowiedź: N = 4095

Pozycyjne systemy liczbowe: każda cyfra jest warta swoją wartość razy potęgę podstawy. W systemie dwójkowym pozycje są warte 1, 2, 4, 8, 16, …, w szesnastkowym 1, 16, 256, …, a A–F oznaczają 10–15. W 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit jest wart −128 zamiast +128; tak zapisuje się liczby ujemne.

Największa wartość

2¹² − 1 = 4095

Odpowiedź

N = 4095

3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: N = 6

Multiplekser: multiplekser 2ⁿ-do-1 przekazuje na wyjście jedno ze swoich wejść danych; linie wyboru, odczytane jako liczba binarna, wskazują które. Dla multipleksera 4-do-1 z wejściami wyboru S₁S₀ = AB: F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Podłączenie wejść danych do 0, 1, C lub C′ sprawia, że multiplekser realizuje dowolną funkcję A, B i C, co jest częstym sposobem budowania logiki w jednym układzie scalonym.

Wyrażenie wyjścia

F = A′B′C′ + A′BC′ + AB′ + AB

Wiersze z F = 1

ABC = 000, 010, 100, 101, 110, 111

N = 6

Odpowiedź

N = 6

4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: zbocze zegara 3

Przerzutniki i liczniki: przerzutnik zmienia stan tylko przy aktywnym zboczu zegara. D kopiuje swoje wejście (Q⁺ = D); T zmienia stan na przeciwny, gdy T = 1; JK utrzymuje stan dla 00, zeruje dla 01, ustawia dla 10 i zmienia stan na przeciwny dla 11. N-bitowy licznik binarny ma 2ⁿ stanów i liczy modulo 2ⁿ; licznik mod-N liczy 0, 1, …, N − 1 i wraca do 0, a potrzebuje tylu przerzutników, ile wynosi najmniejsze n z 2ⁿ ≥ N. Każdy stopień licznika asynchronicznego dzieli częstotliwość przez dwa, więc ostatnie wyjście licznika mod-N pracuje z częstotliwością f_clk/N. Licznik Johnsona z n przerzutników ma 2n stanów, licznik pierścieniowy n.

Q po każdym zboczu

Przerzutnik T zmienia stan na przeciwny przy każdym zboczu narastającym, gdy T = 1, i utrzymuje, gdy T = 0.

1: T = 0 → Q = 0

2: T = 1 → Q = 1

3: T = 1 → Q = 0

4: T = 0 → Q = 0

5: T = 0 → Q = 0

6: T = 1 → Q = 1

Pierwsza zmiana z 1 na 0

zbocze zegara 3

Odpowiedź

zbocze zegara 3

5.Akwizycja danych i próbkowanie

Odpowiedź: M = 4,8 MB

Szybkość danych: każdy kanał dostarcza f_s próbek na sekundę po N bitów, więc surowa szybkość to kanały × f_s × N bit/s. W pamięci próbka zajmuje całe bajty (próbka 12-bitowa jest zapisywana w 2 bajtach), więc pamięć potrzebna na zapis to kanały × f_s × bajty na próbkę × czas. Multipleksowany ADC przetwarza kanały jeden po drugim: każda konwersja (z ustalaniem) trwa t, więc jedna runda n kanałów trwa n·t, a każdy kanał jest próbkowany z częstotliwością 1/(n·t).

Bajty na próbkę

⌈14/8⌉ = 2 B

Strumień bajtów

2·2000·2 = 8000 B/s

Pamięć

M = 8000·600 = 4,8 × 10⁶ B = 4,8 MB

Odpowiedź

M = 4,8 MB

6.Akwizycja danych i próbkowanie

Odpowiedź: e = 0,1603 %

UART: asynchroniczne łącze szeregowe wysyła każdy bajt w ramce: jeden bit startu (niski), bity danych, opcjonalny bit parzystości i jeden lub dwa bity stopu (wysokie). Szybkość transmisji w bodach to liczba bitów na sekundę, więc jeden bit trwa T_b = 1/baud, a ramka n bitów trwa n/baud. Popularny format 8N1 ma 10 bitów na bajt. Generator szybkości transmisji dzieli zegar: baud = f_clk/(16·D) dla liczby całkowitej D, więc rzeczywista szybkość nieco różni się od zamierzonej; błąd poniżej około 2 % zwykle jest akceptowalny.

Dzielnik

D = 8·10⁶/(16·38400) = 13,02 → 13

Rzeczywista szybkość transmisji

8·10⁶/(16·13) = 38462 Bd

Błąd

(38462 − 38400)/38400·100 = 0,1603 %

Odpowiedź

e = 0,1603 %

Błąd poniżej około 2 % zwykle jest akceptowalny.

ExamProblems · examproblems.com/courses/digital-electronics