Elektronika cyfrowa: zestaw na powtórkę

Wzory, najważniejsze kroki metod dla każdego tematu i 6 zadań do ćwiczenia, z pełnymi rozwiązaniami na końcu.

Nowe zadaniaWróć do przedmiotu

W oknie drukowania wybierz „Zapisz jako PDF”, aby zachować kopię na swoim urządzeniu.

1Wzory i metody

Systemy liczbowe

Wagi pozycji
dwójkowy 2k, ósemkowy 8k, szesnastkowy 16k
Na dziesiętny
Σ dk·bk
Z dziesiętnego
dziel przez podstawę, czytaj reszty od dołu do góry
Szesnastkowy ↔ dwójkowy
jedna cyfra szesnastkowa = 4 bity
Kod uzupełnień do dwóch (U2)
odwróć bity i dodaj 1

Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Podstawowe bramki
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reguły algebry Boole’a
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
Prawa de Morgana
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Kolejność na mapie Karnaugha
00, 01, 11, 10 (Gray code)
Grupa 2ᵏ komórek
traci k zmiennych
Multiplekser 4-do-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Przerzutniki
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Liczniki
n-bitowy: 2ⁿ stanów; mod-N: najmniejsze n z 2ⁿ ≥ N; fout = fclk/N
Licznik asynchroniczny (ripple)
fmax = 1/(n·tpd)
Liczniki pierścieniowy i Johnsona
n i 2n stanów

Metoda

  1. Dla układu przechodź od wejść do wyjścia bramka po bramce i zapisuj wartość na każdym przewodzie albo zapisz jego wyrażenie i wypełnij tablicę prawdy.
  2. Przy upraszczaniu wpisz jedynki (a stany nieokreślone jako X) na mapę Karnaugha z wierszami i kolumnami w kodzie Graya: 00, 01, 11, 10.
  3. Pokryj jedynki jak najmniejszą liczbą jak największych grup po 1, 2, 4, 8 lub 16 komórek, zawijając przez brzegi; każda grupa to jeden iloczyn ze zmiennych, które pozostają stałe. Dla postaci POS grupuj zera.
  4. Przy przerzutnikach i licznikach odczytuj wejścia przy każdym aktywnym zboczu zegara, zapisuj stan po każdym zboczu i pamiętaj, że n-bitowy licznik zawija się po 2ⁿ stanach.

Akwizycja danych i próbkowanie

Kryterium Nyquista
fs > 2·fmax, fN = fs/2
Częstotliwość aliasu
fa = |f − k·fs|, k = round(f/fs)
Wielkość kroku
1 LSB = VFSR/2ᴺ
Błąd kwantyzacji (zaokrąglanie)
±½ LSB
Kod ADC przy obcinaniu
D = ⌊Vin/LSB⌋
Liczba bitów dla rozdzielczości r
2ᴺ ≥ span/r
Idealny SQNR, sinusoida o pełnej skali
SQNR = 6,02·N + 1,76 dB
Szybkość transmisji danych
kanały × fs × N bit/s
Multipleksowany przetwornik ADC
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bitów na bajt; bajty/s = baud/bity w ramce
Dzielnik szybkości transmisji
baud = fclk/(16·D)

Metoda

  1. Zapisz, co jest dane: częstotliwość próbkowania, częstotliwości sygnałów, liczbę bitów, zakres wejściowy, szybkość transmisji w bodach.
  2. W zadaniach o próbkowaniu porównaj każdą częstotliwość z fs/2; wyższa częstotliwość pojawia się jako fa = |f − k·fs| dla najbliższej wielokrotności fs.
  3. W zadaniach o rozdzielczości wyznacz 1 LSB = VFSR/2ᴺ albo najmniejsze N, dla którego 2ᴺ ≥ zakres/rozdzielczość.
  4. W zadaniach o szybkości danych i łączach UART policz wszystko, co jest wysyłane: kanały, próbki na sekundę, bity lub całe bajty na próbkę oraz bity startu, parzystości i stopu każdej ramki.

2Zadania do ćwiczenia

1.Systemy liczboweŚredni
8-bitowy kod U20−12806403201608040201

Ustaw bity tak, aby zapisywały −11 w 8-bitowym kodzie uzupełnień do dwóch. Jaka jest wartość wzorca U odczytanego jako liczba bez znaku?

N = −118 bit
U =
2.Systemy liczboweTrudny
628 kodów, b = ? bitów?2ᵇ⁻¹…?4?2?1

System musi nadać każdemu z 628 elementów własny kod dwójkowy tej samej długości. Ile co najmniej bitów b potrzeba?

628
b = bit
3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiŚredni
ABC000111100101324576

Uprość F = ABC + A′C′ + AC + A′BC′ do minimalnej postaci sumy iloczynów. Ile literałów L zawiera uproszczone wyrażenie?

F = ABC + A′C′ + AC + A′BC′
L =
4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiTrudny
CLKT1234567

Przerzutnik T wyzwalany zboczem narastającym startuje z Q = 0 i dostaje pokazane wejścia. Kliknij pierwsze zbocze zegara, przy którym Q przechodzi z 1 z powrotem na 0.

Q₀ = 0T
  1. 1zbocze zegara 1
  2. 2zbocze zegara 2
  3. 3zbocze zegara 3
  4. 4zbocze zegara 4
  5. 5zbocze zegara 5
  6. 6zbocze zegara 6
  7. 7zbocze zegara 7
5.Akwizycja danych i próbkowanieŚredni
SD0​D1​D2​D3​D4​D5​D6​D7​Tb​10·Tb​1200 Bd, 8N1

UART wysyła bajty z prędkością 1200 bodów w formacie 8N1: 8 bitów danych, bez parzystości, bit startu oraz bity stopu w liczbie 1. Wyznacz największą liczbę bajtów danych na sekundę, jaką może przesłać.

baud = 1200 Bd8N1
RB = B/s
6.Akwizycja danych i próbkowanieTrudny
124⋮4 ch∿01tc​ = 8 µstset​ = 5 µsfs​ = ?

4-kanałowy multiplekser zasila jeden ADC. Każda konwersja trwa 8 µs, a po każdym przełączeniu kanału wejście potrzebuje 5 µs na ustalenie się. Kanały są skanowane po kolei bez przerw. Wyznacz częstotliwość próbkowania fs każdego kanału, w kHz.

n = 4tc = 8 µstset = 5 µs
fs = kHz

3Roztwory

1.Systemy liczbowe

Odpowiedź: U = 245

Ustawianie bitów: każdy bit ma wartość będącą potęgą dwójki (128, 64, …, 1). Jedna cyfra szesnastkowa to dokładnie cztery bity, a w 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit ma wartość −128. Operacje bitowe działają osobno na każdej pozycji bitu.

Odwróć i dodaj jeden

11 = 0000 1011
odwrócone: 1111 0100
+1 → 1111 0101

Odczytaj bez znaku

1111 0101₂ = 256 − 11 = 245

Odpowiedź

U = 245
2.Systemy liczbowe

Odpowiedź: b = 10 bit

Pozycyjne systemy liczbowe: każda cyfra jest warta swoją wartość razy potęgę podstawy. W systemie dwójkowym pozycje są warte 1, 2, 4, 8, 16, …, w szesnastkowym 1, 16, 256, …, a A–F oznaczają 10–15. W 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit jest wart −128 zamiast +128; tak zapisuje się liczby ujemne.

Potęgi dwójki

29 = 512 < 628
210 = 1024 ≥ 628

Odpowiedź

b = 10
3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: L = 4

Algebra Boole’a: reguły upraszczające wyrażenia to X + X′ = 1 i X·X′ = 0, X + X = X, absorpcja X + X·Y = X, reguła sklejania X·Y + X·Y′ = X, X + X′Y = X + Y oraz twierdzenie o konsensusie XY + X′Z + YZ = XY + X′Z. Prawa de Morgana zamieniają (X·Y)′ na X′ + Y′ oraz (X + Y)′ na X′·Y′. Mapa Karnaugha stosuje te reguły graficznie: każda grupa dwóch sąsiednich komórek to jedno użycie XY + XY′ = X.

Mintermy wyrażenia

ABC → m(7)
A′C′ → m(0, 2)
AC → m(5, 7)
A′BC′ → m(2)
ABC00011110011001031204151706

Pogrupuj i odczytaj

F = A′C′ + AC

Policz literały

L = 4

Odpowiedź

L = 4
4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: zbocze zegara 3

Przerzutniki i liczniki: przerzutnik zmienia stan tylko przy aktywnym zboczu zegara. D kopiuje swoje wejście (Q⁺ = D); T zmienia stan na przeciwny, gdy T = 1; JK utrzymuje stan dla 00, zeruje dla 01, ustawia dla 10 i zmienia stan na przeciwny dla 11. N-bitowy licznik binarny ma 2ⁿ stanów i liczy modulo 2ⁿ; licznik mod-N liczy 0, 1, …, N − 1 i wraca do 0, a potrzebuje tylu przerzutników, ile wynosi najmniejsze n z 2ⁿ ≥ N. Każdy stopień licznika asynchronicznego dzieli częstotliwość przez dwa, więc ostatnie wyjście licznika mod-N pracuje z częstotliwością fclk/N. Licznik Johnsona z n przerzutników ma 2n stanów, licznik pierścieniowy n.

Q po każdym zboczu

Przerzutnik T zmienia stan na przeciwny przy każdym zboczu narastającym, gdy T = 1, i utrzymuje, gdy T = 0.

1: T = 1 → Q = 1
2: T = 0 → Q = 1
3: T = 1 → Q = 0
4: T = 1 → Q = 1
5: T = 0 → Q = 1
6: T = 1 → Q = 0
7: T = 1 → Q = 1

Pierwsza zmiana z 1 na 0

zbocze zegara 3

Odpowiedź

zbocze zegara 3
5.Akwizycja danych i próbkowanie

Odpowiedź: RB = 120 B/s

UART: asynchroniczne łącze szeregowe wysyła każdy bajt w ramce: jeden bit startu (niski), bity danych, opcjonalny bit parzystości i jeden lub dwa bity stopu (wysokie). Szybkość transmisji w bodach to liczba bitów na sekundę, więc jeden bit trwa Tb = 1/baud, a ramka n bitów trwa n/baud. Popularny format 8N1 ma 10 bitów na bajt. Generator szybkości transmisji dzieli zegar: baud = fclk/(16·D) dla liczby całkowitej D, więc rzeczywista szybkość nieco różni się od zamierzonej; błąd poniżej około 2 % zwykle jest akceptowalny.

Bity w ramce

1 + 8 + 0 + 1 = 10

Strumień bajtów

1200/10 = 120 B/s

Odpowiedź

RB = 120 B/s
6.Akwizycja danych i próbkowanie

Odpowiedź: fs = 19,23 kHz

Szybkość danych: każdy kanał dostarcza fs próbek na sekundę po N bitów, więc surowa szybkość to kanały × fs × N bit/s. W pamięci próbka zajmuje całe bajty (próbka 12-bitowa jest zapisywana w 2 bajtach), więc pamięć potrzebna na zapis to kanały × fs × bajty na próbkę × czas. Multipleksowany ADC przetwarza kanały jeden po drugim: każda konwersja (z ustalaniem) trwa t, więc jedna runda n kanałów trwa n·t, a każdy kanał jest próbkowany z częstotliwością 1/(n·t).

Czas na kanał

8 + 5 = 13 µs

Czas skanu

4·13 = 52 µs

Częstotliwość próbkowania kanału

fs = 1/52 µs = 19,23 kHz

Odpowiedź

fs = 19,23 kHz

ExamProblems · examproblems.com/courses/digital-electronics