Elektronika cyfrowa: zestaw na powtórkę

Wzory, najważniejsze kroki metod dla każdego tematu i 6 zadań do ćwiczenia, z pełnymi rozwiązaniami na końcu.

Nowe zadaniaWróć do przedmiotu

W oknie drukowania wybierz „Zapisz jako PDF”, aby zachować kopię na swoim urządzeniu.

1Wzory i metody

Systemy liczbowe

Wagi pozycji
dwójkowy 2k, ósemkowy 8k, szesnastkowy 16k
Na dziesiętny
Σ dk·bk
Z dziesiętnego
dziel przez podstawę, czytaj reszty od dołu do góry
Szesnastkowy ↔ dwójkowy
jedna cyfra szesnastkowa = 4 bity
Kod uzupełnień do dwóch (U2)
odwróć bity i dodaj 1

Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Podstawowe bramki
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reguły algebry Boole’a
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
Prawa de Morgana
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Kolejność na mapie Karnaugha
00, 01, 11, 10 (Gray code)
Grupa 2ᵏ komórek
traci k zmiennych
Multiplekser 4-do-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Przerzutniki
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Liczniki
n-bitowy: 2ⁿ stanów; mod-N: najmniejsze n z 2ⁿ ≥ N; fout = fclk/N
Licznik asynchroniczny (ripple)
fmax = 1/(n·tpd)
Liczniki pierścieniowy i Johnsona
n i 2n stanów

Metoda

  1. Dla układu przechodź od wejść do wyjścia bramka po bramce i zapisuj wartość na każdym przewodzie albo zapisz jego wyrażenie i wypełnij tablicę prawdy.
  2. Przy upraszczaniu wpisz jedynki (a stany nieokreślone jako X) na mapę Karnaugha z wierszami i kolumnami w kodzie Graya: 00, 01, 11, 10.
  3. Pokryj jedynki jak najmniejszą liczbą jak największych grup po 1, 2, 4, 8 lub 16 komórek, zawijając przez brzegi; każda grupa to jeden iloczyn ze zmiennych, które pozostają stałe. Dla postaci POS grupuj zera.
  4. Przy przerzutnikach i licznikach odczytuj wejścia przy każdym aktywnym zboczu zegara, zapisuj stan po każdym zboczu i pamiętaj, że n-bitowy licznik zawija się po 2ⁿ stanach.

Akwizycja danych i próbkowanie

Kryterium Nyquista
fs > 2·fmax, fN = fs/2
Częstotliwość aliasu
fa = |f − k·fs|, k = round(f/fs)
Wielkość kroku
1 LSB = VFSR/2ᴺ
Błąd kwantyzacji (zaokrąglanie)
±½ LSB
Kod ADC przy obcinaniu
D = ⌊Vin/LSB⌋
Liczba bitów dla rozdzielczości r
2ᴺ ≥ span/r
Idealny SQNR, sinusoida o pełnej skali
SQNR = 6,02·N + 1,76 dB
Szybkość transmisji danych
kanały × fs × N bit/s
Multipleksowany przetwornik ADC
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bitów na bajt; bajty/s = baud/bity w ramce
Dzielnik szybkości transmisji
baud = fclk/(16·D)

Metoda

  1. Zapisz, co jest dane: częstotliwość próbkowania, częstotliwości sygnałów, liczbę bitów, zakres wejściowy, szybkość transmisji w bodach.
  2. W zadaniach o próbkowaniu porównaj każdą częstotliwość z fs/2; wyższa częstotliwość pojawia się jako fa = |f − k·fs| dla najbliższej wielokrotności fs.
  3. W zadaniach o rozdzielczości wyznacz 1 LSB = VFSR/2ᴺ albo najmniejsze N, dla którego 2ᴺ ≥ zakres/rozdzielczość.
  4. W zadaniach o szybkości danych i łączach UART policz wszystko, co jest wysyłane: kanały, próbki na sekundę, bity lub całe bajty na próbkę oraz bity startu, parzystości i stopu każdej ramki.

2Zadania do ćwiczenia

1.Systemy liczboweŚredni
wagi w kodzie U21−12816413201608041201

8-bitowy wzór 1110 0010 zapisuje liczbę całkowitą ze znakiem w kodzie uzupełnień do dwóch. Jaka jest jej wartość N dziesiętnie?

1110 00108 bit
N =
2.Systemy liczboweTrudny
3086 kodów, b = ? bitów?2ᵇ⁻¹…?4?2?1

System musi nadać każdemu z 3086 elementów własny kod dwójkowy tej samej długości. Ile co najmniej bitów b potrzeba?

3086
b = bit
3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiŚredni
MUX0I0​CI1​CI2​C′I3​ABS1​S0​F

Multiplekser 4-do-1 ma wejścia wyboru S₁ = A i S₀ = B, a wejścia danych podłączone do I₀ = 0, I₁ = C, I₂ = C, I₃ = C′. Dla ilu z 8 kombinacji A, B i C wyjście F = 1? Znajdź N.

I₀ = 0I₁ = CI₂ = CI₃ = C′
N =
4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutnikiTrudny
ABCD0001111000011110101103X2140507X61121131150140809011110

Znajdź minimalną postać SOP funkcji F(A, B, C, D) = Σm(0, 1, 4, 10, 12, 13, 15) + d(2, 6), gdzie d oznacza stany nieokreślone. Ile literałów L zawiera?

F(A, B, C, D) = Σm(0, 1, 4, 10, 12, 13, 15) + d(2, 6)
L =
5.Akwizycja danych i próbkowanieŚredni
SD0​D1​D2​D3​D4​D5​D6​D7​Tb​10·Tb​115200 Bd, 8N1

UART wysyła bajty z prędkością 115200 bodów w formacie 8N1: 8 bitów danych, bez parzystości, bit startu oraz bity stopu w liczbie 1. Wyznacz największą liczbę bajtów danych na sekundę, jaką może przesłać.

baud = 115200 Bd8N1
RB = B/s
6.Akwizycja danych i próbkowanieTrudny
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​32 MHz / (16·D)

Mikrokontroler z zegarem 32 MHz ustawia szybkość transmisji UART jako fclk/(16·D), gdzie D jest liczbą całkowitą zaokrągloną do najbliższej wartości. Szybkość docelowa to 57600 bodów. Wyznacz procentowy błąd rzeczywistej szybkości transmisji (dodatni, gdy jest za duża).

fclk = 32 MHzwartość docelowa = 57600 Bd
e = %

3Roztwory

1.Systemy liczbowe

Odpowiedź: N = −30

Pozycyjne systemy liczbowe: każda cyfra jest warta swoją wartość razy potęgę podstawy. W systemie dwójkowym pozycje są warte 1, 2, 4, 8, 16, …, w szesnastkowym 1, 16, 256, …, a A–F oznaczają 10–15. W 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit jest wart −128 zamiast +128; tak zapisuje się liczby ujemne.

Dodaj wagi

Pozostałe bity mają swoje zwykłe dodatnie wartości.

−128 + 64 + 32 + 2 = −30

Odpowiedź

N = −30
2.Systemy liczbowe

Odpowiedź: b = 12 bit

Pozycyjne systemy liczbowe: każda cyfra jest warta swoją wartość razy potęgę podstawy. W systemie dwójkowym pozycje są warte 1, 2, 4, 8, 16, …, w szesnastkowym 1, 16, 256, …, a A–F oznaczają 10–15. W 8-bitowym kodzie uzupełnień do dwóch skrajny lewy bit jest wart −128 zamiast +128; tak zapisuje się liczby ujemne.

Potęgi dwójki

211 = 2048 < 3086
212 = 4096 ≥ 3086

Odpowiedź

b = 12
3.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: N = 3

Multiplekser: multiplekser 2ⁿ-do-1 przekazuje na wyjście jedno ze swoich wejść danych; linie wyboru, odczytane jako liczba binarna, wskazują które. Dla multipleksera 4-do-1 z wejściami wyboru S₁S₀ = AB: F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Podłączenie wejść danych do 0, 1, C lub C′ sprawia, że multiplekser realizuje dowolną funkcję A, B i C, co jest częstym sposobem budowania logiki w jednym układzie scalonym.

Wyrażenie wyjścia

F = A′BC + AB′C + ABC′

Wiersze z F = 1

ABC = 011, 101, 110
N = 3

Odpowiedź

N = 3
4.Logika cyfrowa: bramki, mapy Karnaugha i przerzutniki

Odpowiedź: L = 12

Mapy Karnaugha: komórki są ułożone w kodzie Graya (00, 01, 11, 10), więc sąsiednie komórki, także te przez brzegi, różnią się dokładnie jedną zmienną. Grupuj jedynki w prostokąty po 1, 2, 4, 8 lub 16 komórek, jak największe i jak najmniej, aż każda jedynka będzie pokryta. Każda grupa to jeden iloczyn: zmienne, które wewnątrz niej pozostają stałe. Grupa 2ᵏ komórek traci k zmiennych. Stany nieokreślone (X) można wykorzystać, by powiększyć grupy, ale nigdy nie trzeba ich pokrywać. Grupowanie zer daje minimalną postać POS.

Implikanty proste

Największe grupy, jakie można utworzyć z jedynek i X.

B′CD′, BC′D′, A′D′, ABD, A′B′C′, ABC′
ABCD0001111000011110101103X2140507X61121131150140809011110

Minimalne pokrycie

F = B′CD′ + BC′D′ + ABD + A′B′C′
L = 12

Odpowiedź

L = 12
5.Akwizycja danych i próbkowanie

Odpowiedź: RB = 11520 B/s

UART: asynchroniczne łącze szeregowe wysyła każdy bajt w ramce: jeden bit startu (niski), bity danych, opcjonalny bit parzystości i jeden lub dwa bity stopu (wysokie). Szybkość transmisji w bodach to liczba bitów na sekundę, więc jeden bit trwa Tb = 1/baud, a ramka n bitów trwa n/baud. Popularny format 8N1 ma 10 bitów na bajt. Generator szybkości transmisji dzieli zegar: baud = fclk/(16·D) dla liczby całkowitej D, więc rzeczywista szybkość nieco różni się od zamierzonej; błąd poniżej około 2 % zwykle jest akceptowalny.

Bity w ramce

1 + 8 + 0 + 1 = 10

Strumień bajtów

115200/10 = 11520 B/s

Odpowiedź

RB = 11520 B/s
6.Akwizycja danych i próbkowanie

Odpowiedź: e = −0,7937 %

UART: asynchroniczne łącze szeregowe wysyła każdy bajt w ramce: jeden bit startu (niski), bity danych, opcjonalny bit parzystości i jeden lub dwa bity stopu (wysokie). Szybkość transmisji w bodach to liczba bitów na sekundę, więc jeden bit trwa Tb = 1/baud, a ramka n bitów trwa n/baud. Popularny format 8N1 ma 10 bitów na bajt. Generator szybkości transmisji dzieli zegar: baud = fclk/(16·D) dla liczby całkowitej D, więc rzeczywista szybkość nieco różni się od zamierzonej; błąd poniżej około 2 % zwykle jest akceptowalny.

Dzielnik

D = 32·10⁶/(16·57600) = 34,72 → 35

Rzeczywista szybkość transmisji

32·10⁶/(16·35) = 57143 Bd

Błąd

(57143 − 57600)/57600·100 = −0,7937 %

Odpowiedź

e = −0,7937 %

Błąd poniżej około 2 % zwykle jest akceptowalny.

ExamProblems · examproblems.com/courses/digital-electronics