Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
pesos em complemento para dois1−12806413201618140201

O padrão de 8 bits 1010 1100 guarda um inteiro com sinal em complemento para dois. Qual é o seu valor N em decimal?

1010 11008 bit
N =
2.Sistemas de numeraçãoDifícil
clique nos bits para defini-los012806403201608040201

Defina os bits com o resultado de 8 bits de 1101 0100 OR 1010 0011. Qual é o valor R do resultado em decimal?

1101 0100OR1010 0011
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
MUXCI0​CI1​CI2​1I3​ABS1​S0​F

Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = C, I₁ = C, I₂ = C, I₃ = 1. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.

I₀ = CI₁ = CI₂ = CI₃ = 1
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
ABCD00011110000111101001X31214151716112113015X140819011110

Encontre a forma SOP mínima de F(A, B, C, D) = Σm(0, 2, 4, 5, 6, 7, 9, 10, 12, 13) + d(3, 14), em que d marca as condições irrelevantes (don’t-care). Quantos termos produto N ela tem?

F(A, B, C, D) = Σm(0, 2, 4, 5, 6, 7, 9, 10, 12, 13) + d(3, 14)
N =
5.Aquisição de dados e amostragemMédia
122 ch∿01N = 241 kHz? MB

Um gravador amostra 2 canais a 1 kHz cada, com um ADC de 24 bits. Cada amostra é armazenada em bytes inteiros. Encontre a memória M necessária para uma gravação de 15 min, em MB (1 MB = 10⁶ bytes).

n = 2fs = 1 kHzN = 24t = 15 min
M = MB
6.Aquisição de dados e amostragemDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​24 MHz / (16·D)

Um microcontrolador com clock de 24 MHz define sua taxa de baud da UART como fclk/(16·D), com D um número inteiro arredondado para o valor mais próximo. O alvo é 9600 baud. Encontre o erro percentual da taxa de baud real (positivo quando ela é rápida demais).

fclk = 24 MHzalvo = 9600 Bd
e = %

3Soluções

1.Sistemas de numeração

Resposta: N = −84

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Somar os pesos

Os restantes bits mantêm os seus valores positivos normais.

−128 + 32 + 8 + 4 = −84

Resposta

N = −84
2.Sistemas de numeração

Resposta: R = 247

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Bit a bit

OR dá 1 onde pelo menos um bit é 1.

1101 0100
OR 1010 0011
= 1111 0111

Valor do resultado

1111 0111₂ = 247

Resposta

R = 247
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 5

Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.

Expressão da saída

F = A′B′C + A′BC + AB′C + AB

Linhas com F = 1

ABC = 001, 011, 101, 110, 111
N = 5

Resposta

N = 5
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 5

Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.

Implicantes primos

Os maiores grupos que podem ser formados com 1s e Xs.

CD′, BD′, BC′, A′D′, A′C, AC′D, A′B
ABCD00011110000111101001X31214151716112113015X140819011110

Cobertura mínima

F = CD′ + BC′ + A′D′ + A′C + AC′D
N = 5

Resposta

N = 5

Existe outro agrupamento do mesmo tamanho; ele tem o mesmo número de termos e de literais.

5.Aquisição de dados e amostragem

Resposta: M = 5,4 MB

Taxas de dados: cada canal fornece fs amostras por segundo de N bits, então a taxa bruta é canais × fs × N bit/s. Na memória, uma amostra ocupa bytes inteiros (uma amostra de 12 bits é armazenada em 2 bytes), então a memória para uma gravação é canais × fs × bytes por amostra × tempo. Um ADC multiplexado converte os canais um após o outro: cada conversão (com o tempo de estabilização) leva t, então uma rodada de n canais leva n·t e cada canal é amostrado a 1/(n·t).

Bytes por amostra

⌈24/8⌉ = 3 B

Taxa de bytes

2·1000·3 = 6000 B/s

Memória

M = 6000·900 = 5,4 × 10⁶ B = 5,4 MB

Resposta

M = 5,4 MB
6.Aquisição de dados e amostragem

Resposta: e = 0,1603 %

UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.

Divisor

D = 24·10⁶/(16·9600) = 156,3 → 156

Taxa de baud real

24·10⁶/(16·156) = 9615 Bd

Erro

(9615 − 9600)/9600·100 = 0,1603 %

Resposta

e = 0,1603 %

Um erro abaixo de cerca de 2 % costuma ser aceitável.

ExamProblems · examproblems.com/courses/digital-electronics