Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.
1Fórmulas e métodos
Sistemas de numeração
Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1
Lógica digital: portas, mapas de Karnaugh e flip-flops
Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados
Método
Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.
Aquisição de dados e amostragem
Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)
Método
Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.
2Exercícios
1.Sistemas de numeraçãoMédia
Defina os bits para armazenar −20 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?
N = −208 bit
U =
2.Sistemas de numeraçãoDifícil
Defina os bits com o resultado de 8 bits de 1110 1100 XOR 1111 1001. Qual é o valor R do resultado em decimal?
1110 1100XOR1111 1001
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
Use o mapa de Karnaugh para encontrar a forma mínima em produto de somas (POS) de F(A, B, C, D) = Σm(1, 2, 5, 6, 7, 11, 12, 15). Quantos termos soma (fatores) N ela tem?
F(A, B, C, D) = Σm(1, 2, 5, 6, 7, 11, 12, 15)
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
Um contador em anel de 4 bits Q₃Q₂Q₁Q₀ começa em 1000. A cada borda do clock os bits se deslocam uma posição para a direita (Q₃ → Q₂ → Q₁ → Q₀) e Q₃ recebe Q₀. Dê o estado Q = Q₃Q₂Q₁Q₀ como número decimal após 3 bordas do clock.
Q₃Q₂Q₁Q₀ = 10003
Q =
5.Aquisição de dados e amostragemMédia
Uma onda senoidal de 1,8 kHz é amostrada a 2 kHz sem filtro antialiasing. Em que frequência fa ela aparece nas amostras? Dê em Hz.
f = 1,8 kHzfs = 2 kHz
fa = Hz
6.Aquisição de dados e amostragemDifícil
Um microcontrolador com clock de 10 MHz define sua taxa de baud da UART como fclk/(16·D), com D um número inteiro arredondado para o valor mais próximo. O alvo é 57600 baud. Encontre o erro percentual da taxa de baud real (positivo quando ela é rápida demais).
fclk = 10 MHzalvo = 57600 Bd
e = %
3Soluções
1.Sistemas de numeração
Resposta: U = 236
Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.
Inverter e somar um
20 = 0001 0100
invertido: 1110 1011
+1 → 1110 1100
Ler sem sinal
1110 1100₂ = 256 − 20 = 236
Resposta
U = 236
2.Sistemas de numeração
Resposta: R = 21
Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.
Bit a bit
XOR dá 1 onde os dois bits são diferentes.
1110 1100
XOR 1111 1001
= 0001 0101
Valor do resultado
0001 0101₂ = 21
Resposta
R = 21
3.Lógica digital: portas, mapas de Karnaugh e flip-flops
Resposta: N = 5
Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.
Agrupe os 0s
Todo grupo é um retângulo de 2ᵏ células; as células das bordas são vizinhas das células da borda oposta.
(B + C + D)
(A + C + D)
(A′ + C + D′)
(A′ + C′ + D)
(A + B + C′ + D′)
Forma POS mínima
F = (B + C + D)(A + C + D)(A′ + C + D′)(A′ + C′ + D)(A + B + C′ + D′)
N = 5
Resposta
N = 5
Existe outro agrupamento do mesmo tamanho; ele tem o mesmo número de termos e de literais.
4.Lógica digital: portas, mapas de Karnaugh e flip-flops
Resposta: Q = 1
Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.
Estado após cada borda
1000 → 0100 → 0010 → 0001
Valor decimal
0001₂ = 1
Resposta
Q = 1
5.Aquisição de dados e amostragem
Resposta: fa = 200 Hz
Amostragem: um ADC mede o sinal fs vezes por segundo. Pelo teorema de Nyquist–Shannon, uma frequência f só é capturada corretamente enquanto f < fs/2, a frequência de Nyquist (de dobramento), de modo que a taxa de amostragem deve superar o dobro da maior frequência do sinal. Uma frequência mais alta não se perde: ela aparece como um alias em fa = |f − k·fs|, com o número inteiro k que leva o resultado para entre 0 e fs/2. As amostras não distinguem as duas, então um filtro analógico antialiasing deve remover tudo acima de fs/2 antes do ADC.
Frequência de Nyquist
fs/2 = 1 kHz < f = 1,8 kHz
Múltiplo mais próximo da taxa de amostragem
k = round(1800/2000) = 1
Frequência de aliasing
fa = |1800 − 1·2000| = 200 Hz
Resposta
fa = 200 Hz
A curva tracejada na figura é o alias: ela passa exatamente pelas mesmas amostras.
6.Aquisição de dados e amostragem
Resposta: e = −1,357 %
UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.
Divisor
D = 10·10⁶/(16·57600) = 10,85 → 11
Taxa de baud real
10·10⁶/(16·11) = 56818 Bd
Erro
(56818 − 57600)/57600·100 = −1,357 %
Resposta
e = −1,357 %
Um erro abaixo de cerca de 2 % costuma ser aceitável.