Цифровая электроника: шпаргалка-пакет

Листы формул, ключевые шаги методов по каждой теме и тренировочные задачи (6) с полными решениями в конце.

Новые задачи Назад к курсу

В окне печати выберите «Сохранить как PDF», чтобы сохранить копию на своём устройстве.

1Формулы и методы

Системы счисления

Веса разрядов: двоичная 2^k, восьмеричная 8^k, шестнадцатеричная 16^k
В десятичную: Σ d_k·b^k
Из десятичной: делите на основание, остатки читайте снизу вверх
Шестнадцатеричная ↔ двоичная: одна шестнадцатеричная цифра = 4 бита
Дополнительный код: инвертируйте биты и прибавьте 1

Цифровая логика: вентили, карты Карно и триггеры

Основные вентили: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Правила булевой алгебры: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
Законы де Моргана: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Порядок на карте Карно: 00, 01, 11, 10 (Gray code)
Группа из 2ᵏ клеток: теряет k переменных
Мультиплексор 4 в 1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Триггеры: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Счётчики: n-разрядный: 2ⁿ состояний; по модулю N: наименьшее n, при котором 2ⁿ ≥ N; f_out = f_clk/N
Асинхронный счётчик: f_max = 1/(n·t_pd)
Кольцевой счётчик и счётчик Джонсона: n и 2n состояний

Метод

Для схемы идите от входов к выходу вентиль за вентилем и записывайте значение на каждом проводе или запишите её выражение и заполните таблицу истинности.
Для упрощения поставьте единицы (и безразличные состояния как X) на карту Карно со строками и столбцами в коде Грея: 00, 01, 11, 10.
Покройте единицы как можно меньшим числом как можно больших групп по 1, 2, 4, 8 или 16 клеток, с переходом через края; каждая группа — один член-произведение из переменных, которые остаются постоянными. Для формы POS группируйте нули.
Для триггеров и счётчиков считывайте входы на каждом активном фронте тактового сигнала, записывайте состояние после каждого фронта и помните, что n-разрядный счётчик возвращается к началу после 2ⁿ состояний.

Сбор данных и дискретизация

Критерий Найквиста: f_s > 2·f_max, f_N = f_s/2
Ложная частота: f_a = |f − k·f_s|, k = round(f/f_s)
Шаг квантования: 1 LSB = V_FSR/2ᴺ
Ошибка квантования (округление): ±½ LSB
АЦП с отбрасыванием остатка: D = ⌊V_in/LSB⌋
Число разрядов для разрешения r: 2ᴺ ≥ span/r
Идеальное SQNR, синусоида на полной шкале: SQNR = 6,02·N + 1,76 dB
Скорость передачи данных: каналы × f_s × N bit/s
АЦП с мультиплексором: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 бит на байт; byte/s = baud/число бит в кадре
Делитель скорости передачи: baud = f_clk/(16·D)

Метод

Запишите, что дано: частоту дискретизации, частоты сигналов, число разрядов, диапазон входа, скорость в бодах.
В задачах на дискретизацию сравнивайте каждую частоту с f_s/2; более высокая частота появляется как f_a = |f − k·f_s| с ближайшим кратным f_s.
В задачах на разрешение найдите 1 LSB = V_FSR/2ᴺ или наименьшее N, при котором 2ᴺ ≥ диапазон/разрешение.
Для скоростей передачи данных и каналов UART считайте всё, что передаётся: каналы, отсчёты в секунду, биты или целые байты на отсчёт, а также стартовые, контрольные и стоповые биты каждого кадра.

2Тренировочные задачи

1.Системы счисленияСредняя

Установите биты так, чтобы они хранили −19 в 8-битном дополнительном коде. Чему равно значение комбинации U, если читать её как число без знака?

N = −198 bit

U =

2.Системы счисленияСложная

Установите биты в 8-битный результат операции 1100 1001 OR 0101 0111. Чему равно значение результата R в десятичной системе?

1100 1001OR0101 0111

R =

3.Цифровая логика: вентили, карты Карно и триггерыСредняя

У мультиплексора 4 в 1 адресные входы S₁ = A и S₀ = B, а информационные входы подключены так: I₀ = C, I₁ = C′, I₂ = C′, I₃ = C. Для скольких из 8 комбинаций A, B и C выход F = 1? Найдите N.

I₀ = CI₁ = C′I₂ = C′I₃ = C

N =

4.Цифровая логика: вентили, карты Карно и триггерыСложная

4-разрядный сдвиговый регистр Q₃Q₂Q₁Q₀ содержит 0101. По каждому фронту тактового сигнала биты сдвигаются на одну позицию вправо (Q₃ → Q₂ → Q₁ → Q₀, Q₀ теряется), а последовательный вход поступает в Q₃. Последовательный вход равен 1, 1, 1, 0 на 4 фронтах. Укажите итоговое состояние Q = Q₃Q₂Q₁Q₀ в виде десятичного числа.

Q₃Q₂Q₁Q₀ = 01011, 1, 1, 0

Q =

5.Сбор данных и дискретизацияСредняя

Синусоида 11,2 kHz дискретизируется с частотой 8 kHz без антиэлайзингового фильтра. На какой частоте f_a она появится в отсчётах? Дайте ответ в Hz.

f = 11,2 kHzf_s = 8 kHz

f_a = Hz

6.Сбор данных и дискретизацияСложная

4-канальный мультиплексор подаёт сигналы на один АЦП. Каждое преобразование занимает 4 µs, а после каждого переключения канала входу нужно 2,5 µs для установления. Каналы опрашиваются по очереди без пауз. Найдите частоту дискретизации f_s каждого канала в kHz.

n = 4t_c = 4 µst_set = 2,5 µs

f_s = kHz

3Растворы

1.Системы счисления

Ответ: U = 237

Установка битов: каждый бит стоит степень двойки (128, 64, …, 1). Одна шестнадцатеричная цифра — это ровно четыре бита, а в 8-битном дополнительном коде крайний левый бит стоит −128. Побитовые операции работают с каждой позицией бита отдельно.

Инвертируйте и прибавьте единицу

19 = 0001 0011

инвертировано: 1110 1100

+1 → 1110 1101

Прочитайте как беззнаковое

1110 1101₂ = 256 − 19 = 237

Ответ

U = 237

2.Системы счисления

Ответ: R = 223

Бит за битом

OR даёт 1 там, где хотя бы один бит равен 1.

1100 1001

OR 0101 0111

= 1101 1111

Значение результата

1101 1111₂ = 223

Ответ

R = 223

3.Цифровая логика: вентили, карты Карно и триггеры

Ответ: N = 4

Мультиплексор: мультиплексор 2ⁿ в 1 передаёт на выход один из своих информационных входов; адресные входы, читаемые как двоичное число, выбирают, какой именно. Для мультиплексора 4 в 1 с адресами S₁S₀ = AB: F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Если подключить информационные входы к 0, 1, C или C′, мультиплексор реализует любую функцию от A, B и C, что — распространённый способ построить логику на одной микросхеме.

Выражение выхода

F = A′B′C + A′BC′ + AB′C′ + ABC

Строки с F = 1

ABC = 001, 010, 100, 111

N = 4

Ответ

N = 4

4.Цифровая логика: вентили, карты Карно и триггеры

Ответ: Q = 7

Триггеры и счётчики: триггер меняется только по активному фронту тактового сигнала. D копирует свой вход (Q⁺ = D); T переключается при T = 1; JK сохраняет состояние при 00, сбрасывает при 01, устанавливает при 10 и переключает при 11. n-разрядный двоичный счётчик имеет 2ⁿ состояний и считает по модулю 2ⁿ; счётчик по модулю N считает 0, 1, …, N − 1 и возвращается к 0, и ему нужно наименьшее число триггеров n, при котором 2ⁿ ≥ N. Каждый разряд асинхронного счётчика делит частоту пополам, поэтому последний выход счётчика по модулю N работает на частоте f_clk/N. У счётчика Джонсона из n триггеров 2n состояний, у кольцевого счётчика n.

Состояние после каждого фронта

0101 → 1010 → 1101 → 1110 → 0111

Десятичное значение

0111₂ = 7

Ответ

Q = 7

5.Сбор данных и дискретизация

Ответ: f_a = 3200 Hz

Дискретизация: АЦП измеряет сигнал f_s раз в секунду. По теореме Найквиста–Шеннона частота f фиксируется правильно, только пока f < f_s/2, то есть ниже частоты Найквиста (частоты свёртки), поэтому частота дискретизации должна превышать удвоенную наивысшую частоту сигнала. Более высокая частота не теряется: она проявляется как ложная частота f_a = |f − k·f_s|, где целое число k выбирается так, чтобы результат оказался между 0 и f_s/2. Отсчёты не позволяют различить эти две частоты, поэтому аналоговый антиэлайзинговый фильтр должен удалить всё выше f_s/2 до АЦП.

Частота Найквиста

f_s/2 = 4 kHz < f = 11,2 kHz

Ближайшее кратное частоты дискретизации

k = round(11200/8000) = 1

Ложная частота

f_a = |11200 − 1·8000| = 3200 Hz

Ответ

f_a = 3200 Hz

Штриховая кривая на рисунке — это ложная частота: она проходит ровно через те же отсчёты.

6.Сбор данных и дискретизация

Ответ: f_s = 38,46 kHz

Скорости передачи данных: каждый канал выдаёт f_s отсчётов в секунду по N бит, поэтому исходная скорость равна каналы × f_s × N bit/s. В памяти отсчёт занимает целое число байт (12-разрядный отсчёт хранится в 2 байтах), поэтому память для записи равна каналы × f_s × байт на отсчёт × время. АЦП с мультиплексором преобразует каналы один за другим: каждое преобразование (с установлением) занимает время t, поэтому один цикл по n каналам занимает n·t, а каждый канал дискретизируется с частотой 1/(n·t).

Время на канал

4 + 2,5 = 6,5 µs

Время на опрос

4·6,5 = 26 µs

Частота дискретизации на канал

f_s = 1/26 µs = 38,46 kHz

Ответ

f_s = 38,46 kHz

ExamProblems · examproblems.com/courses/digital-electronics