Цифрова електроніка: шпаргалка-підсумок

Аркуші з формулами, ключові кроки методів для кожної теми та 6 задач для практики, з повними розв’язками наприкінці.

Нові задачі Назад до курсу

У вікні друку виберіть «Зберегти як PDF», щоб зберегти копію на пристрої.

1Формули та методи

Системи числення

Ваги розрядів: двійкова 2^k, вісімкова 8^k, шістнадцяткова 16^k
У десяткову: Σ d_k·b^k
З десяткової: діліть на основу, остачі читайте знизу вгору
Шістнадцяткова ↔ двійкова: одна шістнадцяткова цифра = 4 біти
Додатковий код: інвертуйте біти й додайте 1

Цифрова логіка: вентилі, карти Карно та тригери

Базові вентилі: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Правила булевої алгебри: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
Закони де Моргана: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Порядок на карті Карно: 00, 01, 11, 10 (Gray code)
Група з 2ᵏ клітинок: втрачає k змінних
Мультиплексор 4-до-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Тригери: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Лічильники: n-розрядний: 2ⁿ станів; за модулем N: найменше n з 2ⁿ ≥ N; f_out = f_clk/N
Послідовний лічильник: f_max = 1/(n·t_pd)
Кільцевий лічильник і лічильник Джонсона: n і 2n станів

Метод

Для схеми рухайтеся від входів до виходу вентиль за вентилем і записуйте значення на кожному дроті, або запишіть її вираз і заповніть таблицю істинності.
Для спрощення занесіть одиниці (а байдужі стани як X) на карту Карно з рядками й стовпцями в коді Грея: 00, 01, 11, 10.
Покрийте одиниці якомога меншою кількістю якомога більших груп по 1, 2, 4, 8 або 16 клітинок, з переходом через краї; кожна група — це один добуток зі змінних, що лишаються сталими. Для форми POS групуйте нулі.
Для тригерів і лічильників читайте входи на кожному активному фронті такту, записуйте стан після кожного фронту й пам’ятайте, що n-розрядний лічильник переходить через максимум після 2ⁿ станів.

Збір даних і дискретизація

Критерій Найквіста: f_s > 2·f_max, f_N = f_s/2
Частота аліасу: f_a = |f − k·f_s|, k = round(f/f_s)
Розмір кроку: 1 LSB = V_FSR/2ᴺ
Похибка квантування (округлення): ±½ LSB
Код АЦП з відсіканням: D = ⌊V_in/LSB⌋
Кількість розрядів для роздільності r: 2ᴺ ≥ span/r
Ідеальне SQNR, синус на повну шкалу: SQNR = 6,02·N + 1,76 dB
Швидкість передавання даних: канали × f_s × N біт/с
АЦП з мультиплексуванням: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/бод; 8N1 = 10 біт на байт; байт/с = бод/біт у кадрі
Дільник швидкості передавання (бод): baud = f_clk/(16·D)

Метод

Випишіть, що дано: частоту дискретизації, частоти сигналу, кількість розрядів, вхідний діапазон, швидкість у бодах.
У задачах на дискретизацію порівнюйте кожну частоту з f_s/2; вища частота виглядає як f_a = |f − k·f_s| з найближчим кратним f_s.
У задачах на роздільність знайдіть 1 LSB = V_FSR/2ᴺ або найменше N, для якого 2ᴺ ≥ діапазон/роздільність.
У задачах на швидкість даних і лінії UART враховуйте все, що передається: канали, відліки за секунду, біти чи цілі байти на відлік, а також стартові, паритетні й стопові біти кожного кадру.

2Задачі для практики

1.Системи численняСередня

Запишіть −70 як 8-бітовий шаблон у додатковому коді. Прочитайте шаблон як беззнакове двійкове число: яке його значення U у десятковій системі?

N = −708 bit

U =

2.Системи численняСкладна

Нестиснене зображення має 1920 × 1080 пікселів і 32 бітів на піксель. Скільки пам'яті M воно займає, у KiB (1 KiB = 1024 байти)?

1920 × 1080 px32 bit/px1 KiB = 1024 B

M = KiB

3.Цифрова логіка: вентилі, карти Карно та тригериСередня

Скористайтеся картою Карно, щоб знайти мінімальну форму добутку сум (POS) для F(A, B, C, D) = Σm(0, 1, 3, 5, 7, 10, 14, 15). Скільки доданків-сум (множників) N вона має?

F(A, B, C, D) = Σm(0, 1, 3, 5, 7, 10, 14, 15)

N =

4.Цифрова логіка: вентилі, карти Карно та тригериСкладна

4-розрядний лічильник Джонсона Q₃Q₂Q₁Q₀ починає з 0000. На кожному фронті такту біти зсуваються на одне місце праворуч (Q₃ → Q₂ → Q₁ → Q₀), а Q₃ отримує інверсію Q₀. Запишіть стан Q = Q₃Q₂Q₁Q₀ як десяткове число після 10 фронтів такту.

Q₃Q₂Q₁Q₀ = 000010

Q =

5.Збір даних і дискретизаціяСередня

Синусоїда 750 Hz дискретизується з частотою 1 kHz без антиаліасингового фільтра. На якій частоті f_a вона з’являється у відліках? Подайте в Hz.

f = 750 Hzf_s = 1 kHz

f_a = Hz

6.Збір даних і дискретизаціяСкладна

Мікроконтролер із тактовою частотою 12 МГц задає швидкість UART як f_clk/(16·D), де D — ціле число, округлене до найближчого значення. Цільова швидкість — 19200 бод. Знайдіть відсоткову похибку реальної швидкості (додатну, якщо вона завелика).

f_clk = 12 MHzціль = 19200 Bd

e = %

3Розчини

1.Системи числення

Відповідь: U = 186

Позиційні системи числення: кожна цифра варта свого значення, помноженого на степінь основи. У двійковій системі розряди варті 1, 2, 4, 8, 16, …, у шістнадцятковій 1, 16, 256, …, де A–F означають 10–15. У 8-бітовому додатковому коді крайній лівий біт вартий −128 замість +128; так зберігаються від'ємні числа.

Інвертуйте і додайте одиницю

70 = 0100 0110

інвертовано: 1011 1001

+1 → 1011 1010

Прочитайте як беззнакове

1011 1010₂ = 256 − 70 = 186

Відповідь

U = 186

2.Системи числення

Відповідь: M = 8100 KiB

Біти й байти

1920·1080·32 = 66355200 bit = 8294400 B

Переведіть у KiB

8294400/1024 = 8100 KiB

Відповідь

M = 8100 KiB

3.Цифрова логіка: вентилі, карти Карно та тригери

Відповідь: N = 4

Карти Карно: клітинки впорядковано за кодом Грея (00, 01, 11, 10), тож сусідні клітинки, зокрема через краї, відрізняються рівно однією змінною. Групуйте одиниці в прямокутники по 1, 2, 4, 8 або 16 клітинок, якомога більші й у якомога меншій кількості, доки кожну 1 не буде покрито. Кожна група — це один добуток: змінні, що лишаються сталими всередині неї. Група з 2ᵏ клітинок втрачає k змінних. Байдужі стани (X) можна використовувати, щоб групи були більшими, але їх не обов’язково покривати. Групування нулів замість одиниць дає мінімальну форму POS.

Згрупуйте нулі

Кожна група — це прямокутник із 2ᵏ клітинок; крайні клітинки є сусідами клітинок на протилежному краї.

(B′ + C + D)

(A′ + C)

(A + C′ + D)

(A′ + B + D′)

Мінімальна форма POS

F = (B′ + C + D)(A′ + C)(A + C′ + D)(A′ + B + D′)

N = 4

Відповідь

N = 4

Існує інше групування того самого розміру; воно має таку саму кількість доданків і літералів.

4.Цифрова логіка: вентилі, карти Карно та тригери

Відповідь: Q = 12

Тригери та лічильники: тригер змінюється лише за активним фронтом такту. D копіює свій вхід (Q⁺ = D); T перемикається, коли T = 1; JK зберігає стан за 00, скидає за 01, встановлює за 10 і перемикає за 11. n-розрядний двійковий лічильник має 2ⁿ станів і рахує за модулем 2ⁿ; лічильник за модулем N рахує 0, 1, …, N − 1 і повертається до 0, і йому потрібне найменше n, для якого 2ⁿ ≥ N тригерів. Кожен ступінь послідовного лічильника ділить частоту навпіл, тож останній вихід лічильника за модулем N має частоту f_clk/N. Лічильник Джонсона з n тригерів має 2n станів, кільцевий — n.

Стан після кожного фронту

0000 → 1000 → 1100 → 1110 → 1111 → 0111 → 0011 → 0001 → 0000 → 1000 → 1100

Десяткове значення

1100₂ = 12

Відповідь

Q = 12

5.Збір даних і дискретизація

Відповідь: f_a = 250 Hz

Дискретизація: АЦП вимірює сигнал f_s разів за секунду. За теоремою Найквіста–Шеннона частота f фіксується правильно лише доти, доки f < f_s/2, частота Найквіста (згортання), тож частота дискретизації має перевищувати подвоєну найвищу частоту сигналу. Вища частота не втрачається: вона з’являється як аліас на f_a = |f − k·f_s|, де ціле k дає результат між 0 і f_s/2. Відліки не розрізняють їх, тому аналоговий антиаліасинговий фільтр має прибрати все, що вище f_s/2, перед АЦП.

Частота Найквіста

f_s/2 = 500 Hz < f = 750 Hz

Найближче кратне частоти дискретизації

k = round(750/1000) = 1

Частота аліасу

f_a = |750 − 1·1000| = 250 Hz

Відповідь

f_a = 250 Hz

Штрихова крива на рисунку — це аліас: вона проходить через ті самі відліки.

6.Збір даних і дискретизація

Відповідь: e = 0,1603 %

UART: асинхронна послідовна лінія передає кожен байт як кадр: один стартовий біт (низький), біти даних, необов’язковий біт парності та один або два стопові біти (високі). Швидкість у бодах — це кількість біт за секунду, тож один біт триває T_b = 1/бод, а кадр із n біт — n/бод. Поширений формат 8N1 має 10 біт на байт. Генератор швидкості ділить тактову частоту: бод = f_clk/(16·D) із цілим D, тож реальна швидкість трохи відрізняється від цільової; похибка менш ніж приблизно 2 % зазвичай прийнятна.

Дільник

D = 12·10⁶/(16·19200) = 39,06 → 39

Реальна швидкість у бодах

12·10⁶/(16·39) = 19231 Bd

Похибка

(19231 − 19200)/19200·100 = 0,1603 %

Відповідь

e = 0,1603 %

Похибка менш ніж приблизно 2 % зазвичай прийнятна.

ExamProblems · examproblems.com/courses/digital-electronics