Độ trễ lan truyền của mỗi cổng được ghi bên dưới nó. Hãy tìm độ trễ lan truyền trong trường hợp xấu nhất tpd từ các đầu vào đến đầu ra F.
Phiếu bài tập Logic số: cổng, bìa K và flip-flop có đáp án
Các đầu vào của mạch logic là A = 1, B = 1 và C = 0. Đúng một cổng của nó có đầu ra là 1. Hãy nhấp vào cổng đó.
- 1N1
- 2N2
- 3G1
- 4G2
- 5G3
Hãy dùng bìa Karnaugh để tìm dạng tích các tổng (POS) tối thiểu của F(A, B, C, D) = Σm(1, 2, 6, 7, 10, 13). Nó có bao nhiêu số hạng tổng (thừa số) N?
Một bộ ghép kênh 4-sang-1 có các đầu vào chọn S₁ = A và S₀ = B, và các đầu vào dữ liệu nối với I₀ = 0, I₁ = C′, I₂ = 0, I₃ = 1. Với bao nhiêu trong 8 tổ hợp của A, B và C thì đầu ra F = 1? Hãy tìm N.
Một bộ đếm gợn sóng (không đồng bộ) 3 bit được xây dựng từ các flip-flop có độ trễ lan truyền 10 ns mỗi cái. Mọi đầu ra phải ổn định trước sườn xung nhịp tiếp theo. Hãy tìm tần số xung nhịp tối đa fmax.
Một bộ đếm mod-7 đồng bộ đếm 0, 1, …, 6 rồi trở về 0. Nó bắt đầu ở 4. Sau 16 xung nhịp nó hiển thị giá trị đếm Q (theo hệ thập phân) nào?
Đáp án
- 1. tpd = 16 ns
- 2. G3
- 3. N = 5
- 4. N = 3
- 5. fmax = 33,33 MHz
- 6. Q = 6
Lời giải đầy đủ từng bước: hãy luyện chủ đề này trên examproblems.com.