संख्या पद्धतियाँ
- स्थानीय मान
- बाइनरी 2k, ऑक्टल 8k, हेक्स 16k
- दशमलव में
- Σ dk·bk
- दशमलव से
- आधार से भाग दें, शेषफल नीचे से ऊपर पढ़ें
- हेक्स ↔ बाइनरी
- एक हेक्स अंक = 4 बिट
- टू’ज़ कॉम्प्लीमेंट
- बिट उलटें और 1 जोड़ें
डिजिटल इलेक्ट्रॉनिकी: क्रैम पैक
सूत्र-पत्रक, हर विषय के मुख्य विधि-चरण और 6 अभ्यास प्रश्न, पूरे हल पीछे दिए गए हैं।
1सूत्र और विधियाँ
डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉप
- मूल गेट
- A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
- बूलीय नियम
- X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
- डी मॉर्गन
- (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
- कार्नो मानचित्र का क्रम
- 00, 01, 11, 10 (Gray code)
- 2ᵏ खानों का समूह
- k चर खो देता है
- 4-से-1 मल्टीप्लेक्सर
- F = A′B′I0 + A′BI1 + AB′I2 + ABI3
- फ़्लिप-फ़्लॉप
- D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
- काउंटर
- n-बिट: 2ⁿ अवस्थाएँ; mod-N: सबसे छोटा n जिसमें 2ⁿ ≥ N; fout = fclk/N
- रिपल काउंटर
- fmax = 1/(n·tpd)
- रिंग और जॉनसन काउंटर
- n और 2n अवस्थाएँ
विधि
- परिपथ के लिए निवेशों से निर्गत तक एक-एक गेट करके काम करें और हर तार पर मान लिखें, या उसका व्यंजक लिखें और सत्यमान सारणी भरें।
- सरलीकरण के लिए 1 (और डोंट-केयर को X के रूप में) को ग्रे-कोड पंक्तियों और स्तंभों वाले कार्नो मानचित्र में रखें: 00, 01, 11, 10।
- 1 को 1, 2, 4, 8 या 16 खानों के जितने कम और जितने बड़े संभव हों उतने समूहों से ढकें, किनारों से लिपटते हुए; हर समूह एक गुणन पद है जो उन चरों से बना है जो स्थिर रहते हैं। POS रूप के लिए 0 को समूहित करें।
- फ़्लिप-फ़्लॉप और काउंटरों के लिए हर सक्रिय क्लॉक कोर पर निवेश पढ़ें, हर कोर के बाद अवस्था लिखें, और याद रखें कि n-बिट काउंटर 2ⁿ अवस्थाओं के बाद लौट जाता है।
डेटा अधिग्रहण और प्रतिचयन
- नाइक्विस्ट मानदंड
- fs > 2·fmax, fN = fs/2
- ऐलियास आवृत्ति
- fa = |f − k·fs|, k = round(f/fs)
- चरण आकार
- 1 LSB = VFSR/2ᴺ
- क्वांटीकरण त्रुटि (निकटतम पूर्णांकन)
- ±½ LSB
- ADC कोड का छाँटना (ट्रंकेशन)
- D = ⌊Vin/LSB⌋
- वियोजन r के लिए बिट
- 2ᴺ ≥ span/r
- आदर्श SQNR, पूर्ण-स्केल ज्यावक्र
- SQNR = 6.02·N + 1.76 dB
- डेटा दर
- चैनल × fs × N bit/s
- मल्टीप्लेक्स्ड ADC
- fs = 1/(n·(tc + tset))
- UART
- Tb = 1/बॉड; 8N1 = प्रति बाइट 10 बिट; बाइट/s = बॉड/प्रति फ़्रेम बिट
- बॉड दर विभाजक
- baud = fclk/(16·D)
विधि
- लिख लें कि क्या दिया है: प्रतिदर्श दर, संकेत आवृत्तियाँ, बिट संख्या, निवेश परिसर, बॉड दर।
- प्रतिचयन के प्रश्नों में हर आवृत्ति की तुलना fs/2 से करें; इससे ऊँची आवृत्ति fa = |f − k·fs| पर दिखती है, जहाँ fs का निकटतम गुणज लिया जाता है।
- वियोजन के प्रश्नों में 1 LSB = VFSR/2ᴺ ज्ञात करें, या सबसे छोटा N ज्ञात करें जिसके लिए 2ᴺ ≥ विस्तार/वियोजन हो।
- डेटा दर और UART लिंक के लिए वह सब गिनें जो भेजा जाता है: चैनल, प्रति सेकंड प्रतिदर्श, प्रति प्रतिदर्श बिट या पूरे बाइट, और हर फ़्रेम के स्टार्ट, पैरिटी और स्टॉप बिट।
2अभ्यास प्रश्न
1.संख्या पद्धतियाँमध्यम
−107 को 8-बिट दो के पूरक पैटर्न के रूप में लिखें। पैटर्न को अचिह्नित द्विआधारी संख्या के रूप में पढ़ें: दशमलव में इसका मान U क्या है?
N = −1078 bit
U =
2.संख्या पद्धतियाँकठिन
बिट को 1010 0110 << 3 के 8-बिट परिणाम पर सेट करें। दशमलव में परिणाम का मान R क्या है?
1010 0110<< 3
R =
3.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉपमध्यम
एक 4-से-1 मल्टीप्लेक्सर के चयन निवेश S₁ = A और S₀ = B हैं, और उसके डेटा निवेश I₀ = C′, I₁ = C, I₂ = 0, I₃ = C′ से जुड़े हैं। A, B और C के 8 संयोजनों में से कितनों के लिए निर्गत F = 1 है? N ज्ञात करें।
I₀ = C′I₁ = CI₂ = 0I₃ = C′
N =
4.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉपकठिन
एक mod-13 काउंटर को 13 भिन्न अवस्थाओं से गुज़रना है। उसे कम से कम कितने फ़्लिप-फ़्लॉप n चाहिए?
N = 13
n =
5.डेटा अधिग्रहण और प्रतिचयनमध्यम
एक सेंसर दूरी को 100 mm के विस्तार में मापता है, और उसका निर्गत ADC के पूरे निवेश परिसर को भरता है। पाठ्यांक को 0.05 mm तक वियोजित करना है। ADC को चाहिए बिटों की न्यूनतम संख्या N ज्ञात कीजिए।
विस्तार = 100 mmवियोजन = 0.05 mm
N =
6.डेटा अधिग्रहण और प्रतिचयनकठिन
3.6 kHz वर्ग तरंग को ऐंटी-ऐलियासिंग फ़िल्टर के बिना 8 kHz पर प्रतिदर्शित किया जाता है। वर्ग तरंग में विषम हार्मोनिक 3f₁, 5f₁, 7f₁, … होते हैं। उसका हार्मोनिक 3f₁ प्रतिदर्शित डेटा में किस आवृत्ति fa पर दिखता है? उत्तर Hz में दीजिए।
f₁ = 3.6 kHzfs = 8 kHzहार्मोनिक: 3f₁
fa = Hz
3विलयन
1.संख्या पद्धतियाँ
उत्तर: U = 149
स्थानीय मान संख्या पद्धतियाँ: हर अंक का मान उसके मान गुणा आधार की एक घात होता है। द्विआधारी में स्थान 1, 2, 4, 8, 16, … के होते हैं; षोडशआधारी में 1, 16, 256, …, जहाँ A–F का अर्थ 10–15 है। 8-बिट दो के पूरक में सबसे बाईं बिट +128 के बजाय −128 की होती है; ऋणात्मक संख्याएँ इसी तरह संग्रहीत होती हैं।
उलटें और एक जोड़ें
107 = 0110 1011
उलटा हुआ: 1001 0100
+1 → 1001 0101
अचिह्नित रूप में पढ़ें
1001 0101₂ = 256 − 107 = 149
उत्तर
U = 149
2.संख्या पद्धतियाँ
उत्तर: R = 48
बिट सेट करना: हर बिट दो की एक घात के बराबर है (128, 64, …, 1)। एक हेक्स अंक ठीक चार बिट होता है, और 8-बिट 2 के पूरक में सबसे बाएँ बिट का मान −128 होता है। बिटवाइज़ संक्रियाएँ हर बिट स्थान पर अलग-अलग काम करती हैं।
बिट-दर-बिट
3 से बाईं ओर शिफ़्ट करने पर हर बिट 3 स्थान बाईं ओर खिसकता है; बाएँ सिरे से गिरे बिट खो जाते हैं और दाईं ओर शून्य आ जाते हैं।
1010 0110 << 3
= 0011 0000
परिणाम का मान
0011 0000₂ = 48
उत्तर
R = 48
3.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉप
उत्तर: N = 3
मल्टीप्लेक्सर: 2ⁿ-से-1 मल्टीप्लेक्सर अपने डेटा निवेशों में से एक को निर्गत तक पहुँचाता है; चयन लाइनें, द्विआधारी संख्या के रूप में पढ़ी जाकर, तय करती हैं कि कौन-सा। चयन S₁S₀ = AB वाले 4-से-1 MUX के लिए F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃। डेटा निवेशों को 0, 1, C या C′ से जोड़ने पर MUX A, B और C का कोई भी फलन बना सकता है, जो एक ही चिप से लॉजिक बनाने का आम तरीका है।
निर्गत व्यंजक
F = A′B′C′ + A′BC + ABC′
F = 1 वाली पंक्तियाँ
ABC = 000, 011, 110
N = 3
उत्तर
N = 3
4.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉप
उत्तर: n = 4
फ़्लिप-फ़्लॉप और काउंटर: फ़्लिप-फ़्लॉप केवल सक्रिय क्लॉक कोर पर बदलता है। D अपना निवेश कॉपी करता है (Q⁺ = D); T तब टॉगल करता है जब T = 1; JK 00 पर स्थिर रहता है, 01 पर रीसेट करता है, 10 पर सेट करता है और 11 पर टॉगल करता है। n-बिट द्विआधारी काउंटर की 2ⁿ अवस्थाएँ होती हैं और वह 2ⁿ के मापांक में गिनता है; mod-N काउंटर 0, 1, …, N − 1 तक जाकर फिर 0 पर लौटता है, और उसे ऐसे सबसे छोटे n फ़्लिप-फ़्लॉप चाहिए जिसमें 2ⁿ ≥ N हो। रिपल काउंटर का हर चरण आवृत्ति को आधा कर देता है, इसलिए mod-N काउंटर का अंतिम निर्गत fclk/N पर चलता है। n फ़्लिप-फ़्लॉप वाले जॉनसन काउंटर की 2n अवस्थाएँ होती हैं, रिंग काउंटर की n।
फ़्लिप-फ़्लॉप की संख्या
2ⁿ ≥ 13 → n = 4 (2⁴ = 16)
उत्तर
n = 4
5.डेटा अधिग्रहण और प्रतिचयन
उत्तर: N = 11
ADC वियोजन: N-बिट कन्वर्टर अपने पूर्ण-स्केल परिसर VFSR को 0 से 2ᴺ − 1 तक 2ᴺ कोड में बाँटता है। एक चरण 1 LSB = VFSR/2ᴺ है: वह सबसे छोटा परिवर्तन जो कन्वर्टर दिखा सकता है। छाँटने वाला ADC कोड ⌊Vin/LSB⌋ देता है; निकटतम पूर्णांकन करने वाला ADC वास्तविक मान से कभी ½ LSB से अधिक दूर नहीं होता, यही उसकी क्वांटीकरण त्रुटि है। हर अतिरिक्त बिट LSB को आधा करता है और पूर्ण-स्केल ज्यावक्र के लिए आदर्श संकेत-से-क्वांटीकरण-रव अनुपात SQNR = 6.02·N + 1.76 dB में लगभग 6 dB जोड़ता है। किसी विस्तार पर वियोजन r पाने के लिए सबसे छोटा N चुनें जिसके लिए 2ᴺ ≥ विस्तार/r हो।
आवश्यक चरण
100/0.05 = 2000
बिट
log₂(2000) = 10.97
210 = 1024 < 2000 ≤ 211 = 2048
N = 11
उत्तर
N = 11
6.डेटा अधिग्रहण और प्रतिचयन
उत्तर: fa = 2800 Hz
प्रतिचयन: ADC संकेत को प्रति सेकंड fs बार मापता है। नाइक्विस्ट–शैनन प्रमेय के अनुसार आवृत्ति f तभी सही पकड़ी जाती है जब f < fs/2 हो, जो नाइक्विस्ट (वलन) आवृत्ति है, इसलिए प्रतिदर्श दर संकेत की उच्चतम आवृत्ति के दुगुने से अधिक होनी चाहिए। ऊँची आवृत्ति खोती नहीं: वह fa = |f − k·fs| पर ऐलियास के रूप में दिखती है, जहाँ पूर्ण संख्या k परिणाम को 0 और fs/2 के बीच लाती है। प्रतिदर्श दोनों में अंतर नहीं कर सकते, इसलिए ऐनालॉग ऐंटी-ऐलियासिंग फ़िल्टर को ADC से पहले fs/2 से ऊपर की हर चीज़ हटा देनी चाहिए।
हार्मोनिक आवृत्ति
3f₁ = 3·3.6 kHz = 10.8 kHz
प्रतिदर्श दर का निकटतम गुणज
m = round(1.35) = 1
ऐलियास आवृत्ति
fa = |10800 − 1·8000| = 2800 Hz
उत्तर
fa = 2800 Hz
ऐलियास संकेत बैंड के भीतर आता है, जहाँ कोई डिजिटल फ़िल्टर उसे हटा नहीं सकता। केवल ADC से पहले का ऐनालॉग फ़िल्टर काम आता है।
ExamProblems · examproblems.com/courses/digital-electronics