डिजिटल इलेक्ट्रॉनिकी: क्रैम पैक

सूत्र-पत्रक, हर विषय के मुख्य विधि-चरण और 6 अभ्यास प्रश्न, पूरे हल पीछे दिए गए हैं।

नए प्रश्न कोर्स पर वापस जाएँ

प्रिंट विंडो में “PDF के रूप में सहेजें” चुनें, ताकि एक प्रति आपके डिवाइस पर रहे।

1सूत्र और विधियाँ

संख्या पद्धतियाँ

स्थानीय मान: बाइनरी 2^k, ऑक्टल 8^k, हेक्स 16^k
दशमलव में: Σ d_k·b^k
दशमलव से: आधार से भाग दें, शेषफल नीचे से ऊपर पढ़ें
हेक्स ↔ बाइनरी: एक हेक्स अंक = 4 बिट
टू’ज़ कॉम्प्लीमेंट: बिट उलटें और 1 जोड़ें

डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉप

मूल गेट: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
बूलीय नियम: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
डी मॉर्गन: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
कार्नो मानचित्र का क्रम: 00, 01, 11, 10 (Gray code)
2ᵏ खानों का समूह: k चर खो देता है
4-से-1 मल्टीप्लेक्सर: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
फ़्लिप-फ़्लॉप: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
काउंटर: n-बिट: 2ⁿ अवस्थाएँ; mod-N: सबसे छोटा n जिसमें 2ⁿ ≥ N; f_out = f_clk/N
रिपल काउंटर: f_max = 1/(n·t_pd)
रिंग और जॉनसन काउंटर: n और 2n अवस्थाएँ

विधि

परिपथ के लिए निवेशों से निर्गत तक एक-एक गेट करके काम करें और हर तार पर मान लिखें, या उसका व्यंजक लिखें और सत्यमान सारणी भरें।
सरलीकरण के लिए 1 (और डोंट-केयर को X के रूप में) को ग्रे-कोड पंक्तियों और स्तंभों वाले कार्नो मानचित्र में रखें: 00, 01, 11, 10।
1 को 1, 2, 4, 8 या 16 खानों के जितने कम और जितने बड़े संभव हों उतने समूहों से ढकें, किनारों से लिपटते हुए; हर समूह एक गुणन पद है जो उन चरों से बना है जो स्थिर रहते हैं। POS रूप के लिए 0 को समूहित करें।
फ़्लिप-फ़्लॉप और काउंटरों के लिए हर सक्रिय क्लॉक कोर पर निवेश पढ़ें, हर कोर के बाद अवस्था लिखें, और याद रखें कि n-बिट काउंटर 2ⁿ अवस्थाओं के बाद लौट जाता है।

डेटा अधिग्रहण और प्रतिचयन

नाइक्विस्ट मानदंड: f_s > 2·f_max, f_N = f_s/2
ऐलियास आवृत्ति: f_a = |f − k·f_s|, k = round(f/f_s)
चरण आकार: 1 LSB = V_FSR/2ᴺ
क्वांटीकरण त्रुटि (निकटतम पूर्णांकन): ±½ LSB
ADC कोड का छाँटना (ट्रंकेशन): D = ⌊V_in/LSB⌋
वियोजन r के लिए बिट: 2ᴺ ≥ span/r
आदर्श SQNR, पूर्ण-स्केल ज्यावक्र: SQNR = 6.02·N + 1.76 dB
डेटा दर: चैनल × f_s × N bit/s
मल्टीप्लेक्स्ड ADC: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/बॉड; 8N1 = प्रति बाइट 10 बिट; बाइट/s = बॉड/प्रति फ़्रेम बिट
बॉड दर विभाजक: baud = f_clk/(16·D)

विधि

लिख लें कि क्या दिया है: प्रतिदर्श दर, संकेत आवृत्तियाँ, बिट संख्या, निवेश परिसर, बॉड दर।
प्रतिचयन के प्रश्नों में हर आवृत्ति की तुलना f_s/2 से करें; इससे ऊँची आवृत्ति f_a = |f − k·f_s| पर दिखती है, जहाँ f_s का निकटतम गुणज लिया जाता है।
वियोजन के प्रश्नों में 1 LSB = V_FSR/2ᴺ ज्ञात करें, या सबसे छोटा N ज्ञात करें जिसके लिए 2ᴺ ≥ विस्तार/वियोजन हो।
डेटा दर और UART लिंक के लिए वह सब गिनें जो भेजा जाता है: चैनल, प्रति सेकंड प्रतिदर्श, प्रति प्रतिदर्श बिट या पूरे बाइट, और हर फ़्रेम के स्टार्ट, पैरिटी और स्टॉप बिट।

2अभ्यास प्रश्न

1.संख्या पद्धतियाँमध्यम

बिट इस तरह सेट करें कि वे 8-बिट 2 के पूरक में −31 संग्रहीत करें। चिह्नरहित संख्या के रूप में पढ़ने पर पैटर्न का मान U क्या है?

N = −318 bit

U =

2.संख्या पद्धतियाँकठिन

बिट को 1000 1010 AND 1110 1101 के 8-बिट परिणाम पर सेट करें। दशमलव में परिणाम का मान R क्या है?

1000 1010AND1110 1101

R =

3.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉपमध्यम

एक 4-से-1 मल्टीप्लेक्सर के चयन निवेश S₁ = A और S₀ = B हैं, और उसके डेटा निवेश I₀ = C, I₁ = 0, I₂ = 1, I₃ = 1 से जुड़े हैं। A, B और C के 8 संयोजनों में से कितनों के लिए निर्गत F = 1 है? N ज्ञात करें।

I₀ = CI₁ = 0I₂ = 1I₃ = 1

N =

4.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉपकठिन

एक धनात्मक-कोर-ट्रिगर्ड D फ़्लिप-फ़्लॉप Q = 0 से शुरू होता है और दिखाए गए निवेश पाता है। उस पहली क्लॉक कोर पर क्लिक करें जिस पर Q 1 से वापस 0 होता है।

Q₀ = 0D

1क्लॉक कोर 1
2क्लॉक कोर 2
3क्लॉक कोर 3
4क्लॉक कोर 4
5क्लॉक कोर 5
6क्लॉक कोर 6
7क्लॉक कोर 7

5.डेटा अधिग्रहण और प्रतिचयनमध्यम

0 से 10 V निवेश परिसर वाले एक ADC को 10 mV या उससे छोटे चरण वियोजित करने हैं। बिटों की न्यूनतम संख्या N ज्ञात कीजिए।

V_FSR = 10 Vवियोजन = 10 mV

N =

6.डेटा अधिग्रहण और प्रतिचयनकठिन

एक 16-बिट ADC हर प्रतिदर्श को UART से 38400 बॉड पर, प्रारूप 8E1 (स्टार्ट बिट, 8 डेटा बिट, सम पैरिटी, 1 स्टॉप बिट) में स्ट्रीम करता है। हर प्रतिदर्श 2 पूरे बाइट के रूप में भेजा जाता है और लिंक हर समय व्यस्त रहता है। ऐलियासिंग के बिना प्रतिदर्शित हो सकने वाली उच्चतम संकेत आवृत्ति f_max Hz में ज्ञात कीजिए।

baud = 38400 BdN = 168E1

f_max = Hz

3विलयन

1.संख्या पद्धतियाँ

उत्तर: U = 225

बिट सेट करना: हर बिट दो की एक घात के बराबर है (128, 64, …, 1)। एक हेक्स अंक ठीक चार बिट होता है, और 8-बिट 2 के पूरक में सबसे बाएँ बिट का मान −128 होता है। बिटवाइज़ संक्रियाएँ हर बिट स्थान पर अलग-अलग काम करती हैं।

उलटें और एक जोड़ें

31 = 0001 1111

उलटा हुआ: 1110 0000

+1 → 1110 0001

अचिह्नित रूप में पढ़ें

1110 0001₂ = 256 − 31 = 225

उत्तर

U = 225

2.संख्या पद्धतियाँ

उत्तर: R = 136

बिट-दर-बिट

AND केवल वहीं 1 देता है जहाँ दोनों बिट 1 हों।

1000 1010

AND 1110 1101

= 1000 1000

परिणाम का मान

1000 1000₂ = 136

उत्तर

R = 136

3.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉप

उत्तर: N = 5

मल्टीप्लेक्सर: 2ⁿ-से-1 मल्टीप्लेक्सर अपने डेटा निवेशों में से एक को निर्गत तक पहुँचाता है; चयन लाइनें, द्विआधारी संख्या के रूप में पढ़ी जाकर, तय करती हैं कि कौन-सा। चयन S₁S₀ = AB वाले 4-से-1 MUX के लिए F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃। डेटा निवेशों को 0, 1, C या C′ से जोड़ने पर MUX A, B और C का कोई भी फलन बना सकता है, जो एक ही चिप से लॉजिक बनाने का आम तरीका है।

निर्गत व्यंजक

F = A′B′C + AB′ + AB

F = 1 वाली पंक्तियाँ

ABC = 001, 100, 101, 110, 111

N = 5

उत्तर

N = 5

4.डिजिटल लॉजिक: गेट, K-मानचित्र और फ़्लिप-फ़्लॉप

उत्तर: क्लॉक कोर 3

फ़्लिप-फ़्लॉप और काउंटर: फ़्लिप-फ़्लॉप केवल सक्रिय क्लॉक कोर पर बदलता है। D अपना निवेश कॉपी करता है (Q⁺ = D); T तब टॉगल करता है जब T = 1; JK 00 पर स्थिर रहता है, 01 पर रीसेट करता है, 10 पर सेट करता है और 11 पर टॉगल करता है। n-बिट द्विआधारी काउंटर की 2ⁿ अवस्थाएँ होती हैं और वह 2ⁿ के मापांक में गिनता है; mod-N काउंटर 0, 1, …, N − 1 तक जाकर फिर 0 पर लौटता है, और उसे ऐसे सबसे छोटे n फ़्लिप-फ़्लॉप चाहिए जिसमें 2ⁿ ≥ N हो। रिपल काउंटर का हर चरण आवृत्ति को आधा कर देता है, इसलिए mod-N काउंटर का अंतिम निर्गत f_clk/N पर चलता है। n फ़्लिप-फ़्लॉप वाले जॉनसन काउंटर की 2n अवस्थाएँ होती हैं, रिंग काउंटर की n।

हर कोर के बाद Q

D फ़्लिप-फ़्लॉप हर आरोही कोर पर D को कॉपी करता है: Q⁺ = D।

1: D = 1 → Q = 1

2: D = 1 → Q = 1

3: D = 0 → Q = 0

4: D = 0 → Q = 0

5: D = 0 → Q = 0

6: D = 0 → Q = 0

7: D = 0 → Q = 0

1 से 0 का पहला परिवर्तन

क्लॉक कोर 3

उत्तर

क्लॉक कोर 3

5.डेटा अधिग्रहण और प्रतिचयन

उत्तर: N = 10

ADC वियोजन: N-बिट कन्वर्टर अपने पूर्ण-स्केल परिसर V_FSR को 0 से 2ᴺ − 1 तक 2ᴺ कोड में बाँटता है। एक चरण 1 LSB = V_FSR/2ᴺ है: वह सबसे छोटा परिवर्तन जो कन्वर्टर दिखा सकता है। छाँटने वाला ADC कोड ⌊V_in/LSB⌋ देता है; निकटतम पूर्णांकन करने वाला ADC वास्तविक मान से कभी ½ LSB से अधिक दूर नहीं होता, यही उसकी क्वांटीकरण त्रुटि है। हर अतिरिक्त बिट LSB को आधा करता है और पूर्ण-स्केल ज्यावक्र के लिए आदर्श संकेत-से-क्वांटीकरण-रव अनुपात SQNR = 6.02·N + 1.76 dB में लगभग 6 dB जोड़ता है। किसी विस्तार पर वियोजन r पाने के लिए सबसे छोटा N चुनें जिसके लिए 2ᴺ ≥ विस्तार/r हो।

आवश्यक चरण

10000 mV/10 mV = 1000

बिट

log₂(1000) = 9.966

2⁹ = 512 < 1000 ≤ 2¹⁰ = 1024

N = 10

उत्तर

N = 10

6.डेटा अधिग्रहण और प्रतिचयन

उत्तर: f_max = 872.7 Hz

UART: अतुल्यकालिक सीरियल लिंक हर बाइट को एक फ़्रेम के रूप में भेजता है: एक स्टार्ट बिट (निम्न), डेटा बिट, एक वैकल्पिक पैरिटी बिट और एक या दो स्टॉप बिट (उच्च)। बॉड दर प्रति सेकंड बिटों की संख्या है, इसलिए एक बिट T_b = 1/बॉड चलता है और n बिट का फ़्रेम n/बॉड चलता है। प्रचलित 8N1 प्रारूप में प्रति बाइट 10 बिट होते हैं। बॉड जनरेटर क्लॉक को विभाजित करता है: बॉड = f_clk/(16·D), जहाँ D पूर्ण संख्या है, इसलिए वास्तविक बॉड दर लक्ष्य से थोड़ी भिन्न होती है; लगभग 2 % से कम त्रुटि आमतौर पर स्वीकार्य है।

लाइन पर प्रति प्रतिदर्श बिट

2·11 = 22 bit

उच्चतम प्रतिदर्श दर

f_s,max = 38400/22 = 1745 Hz

नाइक्विस्ट सीमा

f_max = 1745/2 = 872.7 Hz

उत्तर

f_max = 872.7 Hz

ExamProblems · examproblems.com/courses/digital-electronics