Elektronika Digital: paket kilat

Lembar rumus, langkah-langkah metode utama untuk setiap topik, dan 6 soal latihan, dengan pembahasan lengkap di bagian belakang.

Soal baru Kembali ke mata kuliah

Di jendela cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan di perangkat Anda.

1Rumus dan metode

Sistem bilangan

Nilai tempat: biner 2^k, oktal 8^k, heksadesimal 16^k
Ke desimal: Σ d_k·b^k
Dari desimal: bagi dengan basis, baca sisanya dari bawah ke atas
Heksadesimal ↔ biner: satu digit heksadesimal = 4 bit
Komplemen dua: balik bitnya lalu tambahkan 1

Logika digital: gerbang, peta-K & flip-flop

Gerbang dasar: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Aturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Urutan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kelompok 2ᵏ sel: kehilangan k variabel
Multiplekser 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pencacah: n bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pencacah ripple: f_max = 1/(n·t_pd)
Pencacah cincin dan Johnson: n dan 2n keadaan

Metode

Untuk rangkaian, bekerjalah dari masukan ke keluaran satu gerbang demi satu gerbang dan tulis nilai pada setiap kawat, atau tulis ekspresinya dan isi tabel kebenaran.
Untuk penyederhanaan, taruh angka 1 (dan don’t-care sebagai X) ke dalam peta Karnaugh dengan baris dan kolom kode Gray: 00, 01, 11, 10.
Cakup angka 1 dengan kelompok sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8, atau 16 sel, melingkar melewati tepi; setiap kelompok adalah satu suku hasil kali yang tersusun dari variabel yang tetap konstan. Kelompokkan angka 0 untuk bentuk POS.
Untuk flip-flop dan pencacah, baca masukan pada setiap tepi clock aktif, tulis keadaan setelah setiap tepi, dan ingat bahwa pencacah n bit berputar kembali setelah 2ⁿ keadaan.

Akuisisi data & sampling

Kriteria Nyquist: f_s > 2·f_max, f_N = f_s/2
Frekuensi alias: f_a = |f − k·f_s|, k = round(f/f_s)
Ukuran langkah: 1 LSB = V_FSR/2ᴺ
Kesalahan kuantisasi (pembulatan): ±½ LSB
Kode ADC dengan pemotongan: D = ⌊V_in/LSB⌋
Jumlah bit untuk resolusi r: 2ᴺ ≥ span/r
SQNR ideal, sinus skala penuh: SQNR = 6,02·N + 1,76 dB
Laju data: kanal × f_s × N bit/s
ADC termultipleks: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bit per byte; byte/s = baud/bit per frame
Pembagi baud rate: baud = f_clk/(16·D)

Metode

Tuliskan apa yang diketahui: laju sampling, frekuensi sinyal, jumlah bit, rentang masukan, baud rate.
Pada soal sampling, bandingkan setiap frekuensi dengan f_s/2; frekuensi yang lebih tinggi muncul pada f_a = |f − k·f_s| dengan kelipatan f_s terdekat.
Pada soal resolusi, cari 1 LSB = V_FSR/2ᴺ, atau N terkecil dengan 2ᴺ ≥ rentang/resolusi.
Pada soal laju data dan tautan UART, hitung semua yang dikirim: kanal, sampel per detik, bit atau byte utuh per sampel, serta bit start, paritas, dan stop pada setiap frame.

2Soal latihan

1.Sistem bilanganSedang

Pola 8-bit 1111 0000 menyimpan bilangan bulat bertanda dalam komplemen dua. Berapa nilainya N dalam desimal?

1111 00008 bit

N =

2.Sistem bilanganSulit

Atur bit menjadi hasil 8-bit dari 1100 1011 AND 0111 1001. Berapa nilai hasil R dalam desimal?

1100 1011AND0111 1001

R =

3.Logika digital: gerbang, peta-K & flip-flopSedang

Pakai peta Karnaugh untuk mencari bentuk jumlah dari hasil kali (SOP) minimal dari F(A, B, C) = Σm(0, 2, 3, 6, 7). Berapa suku hasil kali N yang dimilikinya?

F(A, B, C) = Σm(0, 2, 3, 6, 7)

N =

4.Logika digital: gerbang, peta-K & flip-flopSulit

Register geser 4 bit Q₃Q₂Q₁Q₀ berisi 1011. Pada setiap tepi clock bit bergeser satu tempat ke kanan (Q₃ → Q₂ → Q₁ → Q₀, Q₀ hilang) dan masukan serial masuk ke Q₃. Masukan serial adalah 1, 1, 0, 0, 1, 0 pada 6 tepi. Berikan keadaan akhir Q = Q₃Q₂Q₁Q₀ sebagai bilangan desimal.

Q₃Q₂Q₁Q₀ = 10111, 1, 0, 0, 1, 0

Q =

5.Akuisisi data & samplingSedang

Sebuah ADC 12-bit dengan rentang masukan 0 sampai 10 V melakukan pemotongan: kode keluarannya adalah ⌊V_in/LSB⌋ dengan 1 LSB = V_FSR/2ᴺ. Cari kode keluaran desimal D untuk masukan 3,974 V.

N = 12V_FSR = 10 VV_in = 3,974 V

D =

6.Akuisisi data & samplingSulit

Sebuah pengukuran audio memerlukan rasio sinyal-terhadap-derau-kuantisasi ideal minimal 70 dB untuk gelombang sinus skala penuh. Cari jumlah bit ADC terkecil N.

SQNR ≥ 70 dB

N =

3Larutan

1.Sistem bilangan

Jawaban: N = −16

Sistem bilangan posisional: setiap digit bernilai digit itu dikali pangkat dari basis. Dalam biner, posisinya bernilai 1, 2, 4, 8, 16, …; dalam heksadesimal 1, 16, 256, …, dengan A–F mewakili 10–15. Dalam komplemen dua 8-bit, bit paling kiri bernilai −128, bukan +128; begitulah bilangan negatif disimpan.

Jumlahkan nilai posisi

Bit lainnya tetap bernilai positif seperti biasa.

−128 + 64 + 32 + 16 = −16

Jawaban

N = −16

2.Sistem bilangan

Jawaban: R = 73

Mengatur bit: setiap bit bernilai pangkat dua (128, 64, …, 1). Satu digit heksa tepat empat bit, dan pada komplemen dua 8-bit bit paling kiri bernilai −128. Operasi bitwise bekerja pada setiap posisi bit secara terpisah.

Bit demi bit

AND menghasilkan 1 hanya jika kedua bit adalah 1.

1100 1011

AND 0111 1001

= 0100 1001

Nilai hasil

0100 1001₂ = 73

Jawaban

R = 73

3.Logika digital: gerbang, peta-K & flip-flop

Jawaban: N = 2

Peta Karnaugh: sel-sel diurutkan dalam kode Gray (00, 01, 11, 10), sehingga sel bertetangga, termasuk yang melewati tepi, berbeda tepat pada satu variabel. Kelompokkan angka 1 dalam persegi panjang berisi 1, 2, 4, 8, atau 16 sel, sebesar mungkin dan sesedikit mungkin, sampai setiap angka 1 tercakup. Setiap kelompok adalah satu suku hasil kali: variabel yang tetap konstan di dalamnya. Kelompok 2ᵏ sel kehilangan k variabel. Don’t-care (X) boleh dipakai untuk memperbesar kelompok tetapi tidak harus dicakup. Mengelompokkan angka 0 sebagai gantinya menghasilkan bentuk POS minimal.

Kelompokkan angka 1

Setiap kelompok adalah persegi panjang berisi 2ᵏ sel; sel di tepi bertetangga dengan sel di tepi seberangnya.

A′C′

Bentuk SOP minimal

F = B + A′C′

N = 2

Jawaban

N = 2

4.Logika digital: gerbang, peta-K & flip-flop

Jawaban: Q = 4

Flip-flop dan pencacah: flip-flop hanya berubah pada tepi clock aktif. D menyalin masukannya (Q⁺ = D); T berbalik jika T = 1; JK bertahan untuk 00, reset untuk 01, set untuk 10, dan berbalik untuk 11. Pencacah biner n bit memiliki 2ⁿ keadaan dan menghitung modulo 2ⁿ; pencacah mod-N berurutan 0, 1, …, N − 1 lalu kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap tahap pencacah ripple membagi dua frekuensi, sehingga keluaran terakhir pencacah mod-N berjalan pada f_clk/N. Pencacah Johnson dari n flip-flop memiliki 2n keadaan, pencacah cincin n.

Keadaan setelah setiap tepi

1011 → 1101 → 1110 → 0111 → 0011 → 1001 → 0100

Nilai desimal

0100₂ = 4

Jawaban

Q = 4

5.Akuisisi data & sampling

Jawaban: D = 1627

Resolusi ADC: konverter N-bit membagi rentang skala penuhnya V_FSR menjadi 2ᴺ kode, dari 0 sampai 2ᴺ − 1. Satu langkah adalah 1 LSB = V_FSR/2ᴺ: perubahan terkecil yang dapat ditunjukkan konverter. ADC pemotong memberi kode ⌊V_in/LSB⌋; ADC pembulat tidak pernah menyimpang lebih dari ½ LSB dari nilai sebenarnya, yaitu kesalahan kuantisasinya. Setiap bit tambahan membagi dua LSB dan menambah sekitar 6 dB pada rasio sinyal-terhadap-derau-kuantisasi ideal SQNR = 6,02·N + 1,76 dB untuk sinus skala penuh. Untuk mencapai resolusi r pada suatu rentang, pilih N terkecil dengan 2ᴺ ≥ rentang/r.

Ukuran langkah

1 LSB = 10/2¹² = 2,441 mV

Kode

V_in/LSB = 3974/2,441 = 1628

kode = ⌊1628⌋ = 1627

Jawaban

D = 1627

Dalam biner itu adalah 011001011011.

6.Akuisisi data & sampling

Jawaban: N = 12

Selesaikan untuk N

N ≥ (70 − 1,76)/6,02 = 11,34

Bulatkan ke atas

N = 12

periksa: 6,02·12 + 1,76 = 74 dB ≥ 70 dB

Jawaban

N = 12

ExamProblems · examproblems.com/courses/digital-electronics