मापन और यंत्रीकरण: अभ्यास प्रश्न और परीक्षा प्रश्न

विद्युत परिपथों से भौतिक राशियों का मापन: व्हीटस्टोन सेतु, स्ट्रेन गेज और लोड सेल, छोटे संवेदक संकेतों को अनुकूलित करने वाले प्रवर्धक, और यंत्र द्वारा मापन पर पड़ने वाला भारण।

क्रैम पैक (PDF)सूत्र-पत्रक, विधि के चरण और पूरे हल सहित अभ्यास प्रश्न, प्रिंट करने के लिए तैयार।

इस कोर्स के विषय

  1. व्हीटस्टोन सेतु और स्ट्रेन गेजसंतुलन और नोड वोल्टताएँ · असंतुलित सेतु · स्ट्रेन गेज और लोड सेलगणनाएँ
  2. डेटा अधिग्रहण और प्रतिचयननाइक्विस्ट, LSB और डेटा दरें · ऐलियासिंग, बिट और UART फ़्रेम · हार्मोनिक, SQNR और प्रणाली अभिकल्पनगणनाएँ
  3. ऑप-एम्प परिपथइनवर्टिंग एम्पलीफ़ायर · नॉन-इनवर्टिंग एम्पलीफ़ायर · योजक एम्पलीफ़ायरगणनाएँ
  4. श्रेणी और समांतर प्रतिरोधक3 प्रतिरोधक · 4 प्रतिरोधक · 6 प्रतिरोधकों की सीढ़ीगणनाएँ
  5. थेवेनिन और नॉर्टनविभाजक नेटवर्क · श्रेणी प्रतिरोधक और भार के साथ · धारा स्रोत और भार के साथगणनाएँ

मापन और यंत्रीकरण के लिए परीक्षा सुझाव

  • सेतु दो वोल्टता विभाजक है: हर नोड की वोल्टता निकालिए और घटाइए।
  • विकृति प्रायः माइक्रोस्ट्रेन में दी जाती है: 500 µε का अर्थ 0.0005 है।
  • सक्रिय गेज गिनिए: चतुर्थांश, अर्ध या पूर्ण सेतु निर्गत को 4 के गुणक से बदलता है।

हल किए गए उदाहरण

व्हीटस्टोन सेतु और स्ट्रेन गेजआसान
+−6 VR1​ = 250 ΩR2​ = 300 ΩR3​ = ?R4​ = 150 ΩabG0

आरेख में व्हीटस्टोन सेतु R₃ को समायोजित करके संतुलित किया गया है। R₁ = 250 Ω, R₂ = 300 Ω और R₄ = 150 Ω हैं। सेटिंग R3 ज्ञात कीजिए।

R1 = 250 ΩR2 = 300 ΩR4 = 150 Ω

ज्ञात करें: R3 (Ω)

संकेत दिखाएँ
  1. संतुलन पर दोनों विभाजक समान वोल्टता देते हैं: Va = Vb।
  2. R₁/R₂ = R₃/R₄.
  3. R₃ = R₁·R₄/R₂.
उत्तर और चरण-दर-चरण हल दिखाएँ

व्हीटस्टोन सेतु: दो वोल्टता विभाजक एक ही आपूर्ति Vs साझा करते हैं। बायाँ विभाजक R1–R2 Va = Vs·R2/(R1 + R2) देता है और दायाँ विभाजक R3–R4 Vb = Vs·R4/(R3 + R4) देता है; निर्गत Vab = Va − Vb है। सेतु संतुलित (Vab = 0, मापी में कोई धारा नहीं) तब होता है जब R1/R2 = R3/R4, यानी R1·R4 = R2·R3। निर्गत के सिरों से देखने पर सेतु एक थेवेनिन स्रोत है जिसमें Rth = R1∥R2 + R3∥R4।

संतुलन शर्त

R₁·R₄ = R₂·R₃

अज्ञात प्रतिरोधक

R₃ = 250·150/300 = 125 Ω

उत्तर

R3 = 125 Ω

संतुलन पर आपूर्ति वोल्टता मायने नहीं रखती।

डेटा अधिग्रहण और प्रतिचयनमध्यम
Vin​N = 85 V2ᴺ − 101 LSB2.125 V?

0 से 5 V निवेश परिसर वाला 8-बिट ADC छाँटता है: उसका निर्गत कोड ⌊Vin/LSB⌋ है, जहाँ 1 LSB = VFSR/2ᴺ। 2.125 V के निवेश के लिए दशमलव निर्गत कोड D ज्ञात कीजिए।

N = 8VFSR = 5 VVin = 2.125 V

ज्ञात करें: D

संकेत दिखाएँ
  1. पहले एक LSB का आकार ज्ञात करें।
  2. 1 LSB = 5/256 = 19.53 mV.
  3. निवेश को LSB से भाग दें और पूर्ण भाग रखें।
उत्तर और चरण-दर-चरण हल दिखाएँ

ADC वियोजन: N-बिट कन्वर्टर अपने पूर्ण-स्केल परिसर VFSR को 0 से 2ᴺ − 1 तक 2ᴺ कोड में बाँटता है। एक चरण 1 LSB = VFSR/2ᴺ है: वह सबसे छोटा परिवर्तन जो कन्वर्टर दिखा सकता है। छाँटने वाला ADC कोड ⌊Vin/LSB⌋ देता है; निकटतम पूर्णांकन करने वाला ADC वास्तविक मान से कभी ½ LSB से अधिक दूर नहीं होता, यही उसकी क्वांटीकरण त्रुटि है। हर अतिरिक्त बिट LSB को आधा करता है और पूर्ण-स्केल ज्यावक्र के लिए आदर्श संकेत-से-क्वांटीकरण-रव अनुपात SQNR = 6.02·N + 1.76 dB में लगभग 6 dB जोड़ता है। किसी विस्तार पर वियोजन r पाने के लिए सबसे छोटा N चुनें जिसके लिए 2ᴺ ≥ विस्तार/r हो।

चरण आकार

1 LSB = 5/28 = 19.53 mV

कोड

Vin/LSB = 2125/19.53 = 108.8
कोड = ⌊108.8⌋ = 108

उत्तर

D = 108

द्विआधारी में यह 01101100 है।

अभ्यास कैसे काम करता है

  • “इस कोर्स का अभ्यास करें” असली परीक्षा की तरह इसके सभी विषयों के प्रश्न मिलाकर देता है।
  • हर प्रश्न में नए मान होते हैं, इसलिए आप उत्तर नहीं बल्कि विधि सीखते हैं।
  • अटक गए? पहले एक छोटा संकेत खोलें, और पूरी व्याख्या तभी जब ज़रूरत हो।
  • मॉक परीक्षाओं में समय सीमा होती है और कोई संकेत नहीं मिलता; अंत में आपको अपना स्कोर और पूरी समीक्षा मिलती है।

इस कोर्स के कैलकुलेटर

संबंधित कोर्स